Roadmap für Digitallogik: Von Gattern zur CPU in 30 Tagen

Kurz gesagt: Dreißig Tage, vier Wochen, ein strukturierter Weg vom ersten UND-Gatter bis zu einer funktionierenden CPU, die Sie selbst verdrahtet haben. Jeden Tag verbindet ein Blogartikel (die Theorie) mit einer interaktiven Simulationsvorlage (die Praxis). Planen Sie eine Stunde pro Tag ein. Am 30. Tag wissen Sie, wie Computer funktionieren – nicht als Metapher, sondern als Schaltung, die Sie einen Taktzyklus nach dem anderen durchlaufen können.

Digitallogik wird schwieriger, wenn Algebra und Schaltungen getrennt voneinander vermittelt werden. Algebra ohne Schaltung kann bodenlos wirken; ein CPU-Schaltplan ohne Sicherheit auf Gatterebene kann zu einer Übung im Kopieren von Leitungen werden. Dieser Roadmap hält beide Sichtweisen zusammen, sodass jeder Boolesche Ausdruck eine Schaltung und jede Schaltung einen Grund hat.

Der Plan organisiert 30 Lerneinheiten in vier thematischen Wochen und verbindet jeweils eine fokussierte Lektüre mit einer Simulatorübung. Betrachten Sie eine Stunde pro Tag als empfohlenes Tempo, nicht als Versprechen: Wiederholen Sie eine Einheit, wenn Sie das Verhalten der Schaltung vor dem Start noch nicht vorhersagen können.

Sie können diese Roadmap als Selbstlernplan, als Lehrplan für einen vier Leistungspunkte umfassenden Grundkurs, als Lernhilfe für ein Hardware-Interview oder als Nachschlageindex nutzen, wenn bei der Arbeit ein bestimmtes Thema auftaucht. Setzen Sie ein Lesezeichen, arbeiten Sie sich hindurch, und das Gebiet der Digitallogik wirkt nicht mehr einschüchternd.

Für wen ist diese Roadmap gedacht?

Wenn Sie Informatik studieren, gehört haben, Hardware bestehe „nur aus Abstraktionsebenen“, und nun die unterste Ebene sehen möchten, ist dieser Plan für Sie. Wenn Sie als Softwareentwickler mit hardwarenahen Systemen – Embedded-Systemen, Kernels, Compilern oder Performance – arbeiten und nur ein verschwommenes Bild davon haben, was tatsächlich im Silizium steckt, ist dieser Plan für Sie. Wenn Sie als Hobbyist tausend Videos darüber gesehen haben, „wie eine CPU funktioniert“, und nun selbst eine bauen möchten, ist er ebenfalls für Sie.

Die einzigen Voraussetzungen sind Grundkenntnisse der Binärzahlen (wir wiederholen sie in Woche 1), einfache Algebra und die Bereitschaft, vier Wochen lang etwa eine Stunde am Tag aufzuwenden. Sie benötigen einen Browser, mehr nicht. Jede Vorlage verlinkt auf DigiSim.io, das ohne Installation im Browser läuft.

So ist die Roadmap aufgebaut

Woche 1   Tage  1– 7   Gatter und Boolesche Grundlagen
Woche 2   Tage  8–14   Kombinatorische Schaltungen
Woche 3   Tage 15–21   Sequenzielle Logik
Woche 4   Tage 22–28   Arithmetik und Speicher
Finale    Tage 29–30   Alles als CPU zusammenführen

Jeder Tag hat denselben Aufbau:

• Ziel – ein oder zwei Sätze, die die Fähigkeit benennen, die Sie am Ende des Tages beherrschen werden.
• Lesen – ein bestimmter Blogartikel, der die Theorie vermittelt.
• Bauen – eine bestimmte Simulationsvorlage für praktische Übungen.

Planen Sie ungefähr 20 Minuten zum Lesen und 40 Minuten zum Bauen ein. Beim Bauen festigt sich das Gelernte. Das Bauen auszulassen ist der häufigste Grund, warum Selbstlernende Digitallogik nicht behalten.

Woche 1 – Gatter und Boolesche Grundlagen

Sie können eine CPU nicht verstehen, ohne zuerst ihre kleinsten Bausteine zu verstehen. Woche 1 schafft Sicherheit auf Gatterebene: jede Boolesche Primitive, die Wahrheitstabellen, die Symbole und ihre Zusammensetzung zu Ausdrücken. Bis Sonntag sollten Sie einen Booleschen Ausdruck ansehen und die Schaltung vorhersagen können – und eine Schaltung ansehen und ihre Wahrheitstabelle vorhersagen können.

Tag 1 – Willkommen in der Digitallogik

Ziel: Verstehen, was ein digitales Signal ist und was ein Logikgatter auf physischer Ebene tut.

Lesen: Digitallogik 101: Erste Schritte mit UND-, ODER- und NICHT-Gattern

Bauen: Einfache Schalter-und-Lampe-Demo – Schalter umlegen, Lampe leuchtet. Dies ist die kleinstmögliche digitale Schaltung und der Ausgangspunkt jeder Mikroprozessorgeschichte.

Tag 2 – Das UND-Gatter

Ziel: Die UND-Wahrheitstabelle verinnerlichen und erkennen, wo UND-artige Logik vorkommt.

Lesen: Das UND-Gatter: Fundament der Digitallogik und Entscheidungsfindung

Bauen: Sicherheitssystem mit UND-Gatter – eine Tür, die sich nur öffnet, wenn zwei Bedingungen erfüllt sind. Erkunden Sie anschließend die Referenz zum UND-Baustein.

Tag 3 – Das ODER-Gatter und das NICHT-Gatter

Ziel: Das Trio der universellen Booleschen Operatoren vervollständigen und sehen, wie ODER und NICHT mit UND zusammenspielen.

Lesen: Das ODER-Gatter: Die demokratische Abstimmung der Digitallogik verstehen, danach Das unscheinbare NICHT-Gatter.

Bauen: Alarmsystem mit ODER-Gatter – ein Alarm, der ausgelöst wird, wenn irgendein Sensor anspricht. Die ODER-Primitive und die NICHT-Primitive sind Ihre Bausteinreferenzen für den Tag.

Tag 4 – Die exklusive Familie: XOR und XNOR

Ziel: Den Unterschied zwischen ODER und XOR verstehen und erkennen, warum exklusive Logik bei Gleichheitsprüfungen und Additionen vorkommt.

Lesen: Das XOR-Gatter: Die Logik des Unterschieds meistern, danach Das XNOR-Gatter: Meister der Gleichheit. Ergänzen Sie dies zur praktischen Motivation um XOR vs. XNOR: Der entscheidende Unterschied bei der Fehlererkennung.

Bauen: Erkunden Sie die Referenz zum XOR-Baustein und die Referenz zum XNOR-Baustein. Verbinden Sie zwei Schalter mit einem XOR und beobachten Sie den Ausgang.

Tag 5 – NAND und NOR: die universellen Gatter

Ziel: Verstehen, warum NAND allein (oder NOR allein) funktional vollständig ist und was das für die Chipfertigung bedeutet.

Lesen: Das NAND-Gatter: Der einzelne Baustein aller Digitallogik, danach Der unbekannte Held: Wie das NOR-Gatter Apollo baute.

Bauen: Konstruieren Sie ein UND-Gatter ausschließlich mit NAND-Gattern. Die NAND-Primitive und die NOR-Primitive sind Ihre Referenzen. Schlagen Sie anschließend die Referenz zu Wahrheitstabellen von Logikgattern nach und überprüfen Sie Ihre Konstruktion.

Tag 6 – Boolesche Algebra und die Gesetze von De Morgan

Ziel: Boolesche Ausdrücke algebraisch umformen und die Gesetze von De Morgan zur Vereinfachung von Schaltungen nutzen.

Lesen: Boolesche Algebra meistern: Das Fundament des digitalen Schaltungsentwurfs, danach Die Gesetze von De Morgan meistern.

Bauen: Nehmen Sie einen Ausdruck mit drei Variablen wie $F = A \cdot B + \overline{A} \cdot C$, zeichnen Sie die Schaltung, transformieren Sie sie mit De Morgan und prüfen Sie, dass beide Schaltungen denselben Ausgang erzeugen. Die Buffer-Komponente und unser Artikel darüber, warum Buffer existieren, schließen den Kreis auf Gatterebene.

Tag 7 – Symbole, Gatter mit mehreren Eingängen und die Geschichte der Binärzahl

Ziel: Schaltpläne in ANSI- und IEC-Notation lesen, Gatter mit mehreren Eingängen sicher handhaben und die Herkunft der Binärdarstellung würdigen.

Lesen: Digitallogik entschlüsseln: ANSI- und IEC-Symbole, danach Mehr als zwei Eingänge: Gatter mit mehreren Eingängen meistern. Schließen Sie die Woche mit dem wunderbaren Ausflug Die 3.500-jährige Reise der Binärzahl ab.

Bauen: Zeichnen Sie dieselbe Funktion mit vier Eingängen in Ihrem Simulator sowohl in ANSI- als auch in IEC-Notation. Stellen Sie sicher, dass Sie sicher zwischen beiden wechseln können.

Woche 2 – Kombinatorische Schaltungen

Woche 2 führt von einzelnen Gattern zu vollständigen Schaltungen, deren Ausgänge reine Funktionen ihrer Eingänge sind. Bis Sonntag sollten Sie einen Booleschen Ausdruck mit einer Karnaugh-Karte vereinfachen und eine schnelle kombinatorische Implementierung mit den passenden Primitiven – Multiplexern, Decodern, Encodern und Buffern – entwerfen können.

Tag 8 – Summe von Produkten

Ziel: Jede Wahrheitstabelle in einen Sum-of-Products-Ausdruck und eine UND-ODER-Schaltung umwandeln.

Lesen: Summe von Produkten (SOP) meistern.

Bauen: Wählen Sie eine beliebige Funktion mit drei Variablen und implementieren Sie sie in SOP-Form. Vergleichen Sie die Zahl der Gatter mit der kanonischen (nicht vereinfachten) Form.

Tag 9 – Produkt von Summen und duale Formen

Ziel: Die duale Darstellung verstehen, wissen, wann POS gegenüber SOP vorzuziehen ist, und zwischen beiden Formen umwandeln können.

Lesen: Über die Summe von Produkten hinaus: Das Produkt von Summen meistern.

Bauen: Implementieren Sie die gestrige Funktion erneut in POS-Form und prüfen Sie, dass die Wahrheitstabelle identisch ist. Notieren Sie den Unterschied bei der Zahl der Gatter.

Tag 10 – Karnaugh-Karten

Ziel: Mit einer K-Karte die minimalen SOP- und POS-Implementierungen jeder Funktion mit vier Variablen finden.

Lesen: Logik visualisieren: Karnaugh-Karten meistern.

Bauen: Nehmen Sie die Funktion $F(A,B,C,D) = \sum m(0,1,2,5,6,7,8,9,10,14)$, zeichnen Sie ihre K-Karte und finden Sie die minimale Überdeckung. Bauen Sie sie anschließend.

Tag 11 – Don’t-Care-Bedingungen

Ziel: Don’t-Cares nutzen, um Schaltungen zu finden, die für die Eingänge, die Sie benötigen, minimal sind.

Lesen: Don’t-Care-Bedingungen in Karnaugh-Karten.

Bauen: Fügen Sie der Funktion von Tag 10 drei Don’t-Cares hinzu und minimieren Sie sie erneut. Die Zahl der Gatter sinkt gewöhnlich deutlich.

Tag 12 – Multiplexer und Demultiplexer

Ziel: Den Mux als programmierbaren Leitungsrouter und den Demux als sein Gegenstück verstehen.

Lesen: Multiplexer (MUX) verständlich erklärt, danach Demultiplexer-Tutorial: 1-zu-4 und 1-zu-8.

Bauen: Verwenden Sie einen 4-zu-1-Multiplexer, um eine beliebige Funktion mit zwei Variablen zu implementieren (der Mux ist ein universeller kombinatorischer Block). Bausteinreferenzen: MULTIPLEXER, DEMULTIPLEXER.

Tag 13 – Decoder, Encoder und Priority-Encoder

Ziel: Einen Treiber für eine 7-Segment-Anzeige bauen und Priority-Encoding für Interrupt-Controller verstehen.

Lesen: Decoder und Encoder: Eine 7-Segment-Anzeige ansteuern, danach Priority-Encoder erklärt und BCD-zu-7-Segment-Decoder.

Bauen: Verdrahten Sie einen BCD-zu-7-Segment-Decoder, um die Ziffern 0 bis 9 anzuzeigen. Bausteinreferenzen: DECODER, ENCODER.

Tag 14 – Tri-State-Buffer und Bus-Arbitrierung

Ziel: Den dritten Zustand – hochohmig – verstehen und erkennen, wie gemeinsam genutzte Busse physisch möglich sind.

Lesen: Der unbekannte Held: Warum digitale Buffer unverzichtbar sind, danach Tri-State-Buffer und Bus-Arbitrierung.

Bauen: Schalten Sie zwei Register über Tri-State-Buffer an einen gemeinsamen 4-Bit-Bus. Die TRI_STATE_BUFFER-Komponente ist Ihre Referenz. Zusatz: Lesen Sie den Artikel über Risiken in kombinatorischer Logik, um die zeitlichen Fallstricke kennenzulernen.

Woche 3 – Sequenzielle Logik

Kombinatorische Schaltungen haben kein Gedächtnis. Reale Computer schon. Woche 3 führt die Speicherelemente ein – Latches, Flipflops, Register, Zähler und Schieberegister – sowie die Zeitdisziplin, die sie zuverlässig macht.

Tag 15 – Das SR-Latch

Ziel: Bistabilität verstehen und erkennen, warum ein Latch einen Wert dauerhaft halten kann.

Lesen: Das SR-Latch: Der grundlegende Baustein erklärt.

Bauen: Demonstration eines SR-Latches. Gehen Sie jede Eingangskombination durch und sehen Sie den verbotenen Zustand. Die SR_LATCH-Primitive ist die Bausteinreferenz.

Tag 16 – Das D-Latch

Ziel: Dem SR-Latch einen Dateneingang und eine Freigabe hinzufügen und den einfachsten pegelgesteuerten Speicher erhalten.

Lesen: Sequenzielle Logik meistern: Das D-Latch erklärt.

Bauen: Einfaches D-Latch. Beobachten Sie das Transparenzfenster: Wenn die Freigabe HIGH ist, folgt der Ausgang dem Eingang; wenn sie LOW wird, bleibt der Wert erhalten.

Tag 17 – Das D-Flipflop

Ziel: Den Unterschied zwischen pegelgesteuertem und flankengesteuertem Speicher verstehen und erkennen, warum jedes moderne Register Letzteren verwendet.

Lesen: Das D-Flipflop: Der unbekannte Held der synchronen Digitallogik.

Bauen: Flankengesteuertes D-Flipflop. Vergleichen Sie sein Zeitdiagramm mit dem D-Latch von gestern. Die D_FLIP_FLOP-Primitive ist die Referenz.

Tag 18 – JK- und T-Flipflops

Ziel: Die Flipflop-Familie vervollständigen und verstehen, warum jede Variante existiert.

Lesen: SR- vs. JK-Flipflops: Die Grundlagen sequenzieller Logik, danach Das JK-Flipflop: Den universellen Baustein meistern, anschließend Das T-Flipflop: Der unbekannte Held des digitalen Zählens.

Bauen: JK-Flipflop als Master-Slave. Die Primitiven JK_FLIP_FLOP und T_FLIP_FLOP sind Ihre Referenzen.

Tag 19 – Der Takt und die Zeitdisziplin

Ziel: Setup-Zeit, Hold-Zeit, Ausbreitungsverzögerung und Metastabilität verstehen – die analoge Physik, auf der synchrones Design beruht.

Lesen: Der Taktimpuls: Warum Computer einen Herzschlag brauchen, danach Die unsichtbare Uhr: Setup, Hold und Metastabilität meistern, anschließend Ausbreitungsverzögerung: Die Physik, die digitale Geschwindigkeit bestimmt und Clock-Skew.

Bauen: Steuern Sie ein Flipflop mit der Taktkomponente an. Verschieben Sie einen Datenübergang schrittweise näher an eine Abtastflanke und vergleichen Sie, welchen Wert das digitale Modell erfasst. Berechnen Sie anschließend, warum die entsprechende physische Überquerung metastabil werden kann. Ein Logiksimulator bildet weder die analoge Spannung noch die statistische Auflösungszeit eines real metastabilen Knotens nach.

Tag 20 – Register und Schieberegister

Ziel: Flipflops zu Mehrbit-Speichern kombinieren und die vier Betriebsarten von Schieberegistern lernen.

Lesen: Schieberegister meistern: Seriell zu parallel, danach Betriebsarten SISO, SIPO, PISO und PIPO von Schieberegistern. Setzen Sie Register mit parallelem Laden in Beziehung zur 8-Bit-Registerkomponente.

Bauen: 4-Bit-Register mit Takt und einfache Schieberegister-Demo. Bausteinreferenzen: REGISTER, SHIFT_REGISTER.

Tag 21 – Zähler und Zustandsautomaten

Ziel: Zähler mit verschiedenen Moduli bauen und den Unterschied zwischen Mealy- und Moore-Automaten verstehen.

Lesen: Zähler und Zustandsautomaten: Digitale Sequenzen steuern, danach Frequenzteilung meistern: Von Flipflops zu Modulo-N, anschließend Der Johnson-Zähler: Den Twisted Ring meistern und schließlich Mealy- vs. Moore-Zustandsautomaten für die FSM-Theorie.

Bauen: 4-Bit-Binärzähler, danach asynchroner 4-Bit-Ripple-Zähler. Vergleichen Sie ihr Timing. Die COUNTER-Komponente ist die Referenz.

Woche 4 – Arithmetik und Speicher

Woche 4 bringt Sie an die Schwelle zu einer echten CPU. Sie bauen Addierer, Vergleicher, eine ALU und die Speicherprimitive, die Daten und Befehle speichern. Bis Sonntag haben Sie alle Komponenten, die eine CPU benötigt.

Tag 22 – Halbaddierer und Volladdierer

Ziel: Die kleinste arithmetische Schaltung bauen und zu einem Mehrbit-Addierer verketten.

Lesen: Der Halbaddierer: Ihr erster Schritt in den digitalen Schaltungsentwurf, danach Halbaddierer und Volladdierer im Vergleich.

Bauen: Demo der Halbaddierer-Komponente, danach 1-Bit-Halbaddierer und anschließend Volladdierer mit Übertrag. Referenzen: HALF_ADDER, FULL_ADDER.

Tag 23 – Ripple-Carry- und Carry-Lookahead-Addierer

Ziel: Verstehen, warum Ripple-Carry bei größerem Umfang langsam ist und wie Carry-Lookahead seinen Siliziumaufwand rechtfertigt.

Lesen: Binäraddition meistern: Einen 4-Bit-Ripple-Carry-Addierer bauen, danach Carry-Lookahead-Addierer: Schneller als Ripple-Carry.

Bauen: Verbinden Sie vier Volladdierer zu einem 4-Bit-Ripple-Carry-Addierer. Messen Sie die Ausbreitung im ungünstigsten Fall. Die Komponenten ADDER und ADDER_8BIT sind Ihre Referenzen.

Tag 24 – Zweierkomplement und vorzeichenbehaftete Arithmetik

Ziel: Verstehen, wie Subtraktion mit Addition ausgeführt wird und wie Vorzeichen- und Überlaufflags berechnet werden.

Lesen: Zweierkomplement erklärt: Vorzeichenbehaftete Binärarithmetik.

Bauen: Ändern Sie den Addierer von Tag 23 so, dass er Subtraktion unterstützt, indem Sie den zweiten Operanden invertieren und den Carry-In auf 1 setzen. Prüfen Sie, dass er für negative Zahlen das korrekte Zweierkomplement-Ergebnis erzeugt.

Tag 25 – Vergleicher

Ziel: Gleichheits- und Größenvergleicher bauen und verstehen, wo sie in einer CPU sitzen.

Lesen: Digitale Vergleicher erklärt: Gleichheit und Größenordnung.

Bauen: Verdrahten Sie einen 4-Bit-Gleichheitsvergleicher aus XNOR-Gattern und einem UND-Baum. Die COMPARATOR-Primitive ist die Referenz.

Tag 26 – Die ALU

Ziel: Addierer, Vergleicher und Logikblock hinter einem Multiplexer zu einer programmierbaren Recheneinheit verbinden.

Lesen: Wie eine ALU funktioniert: Arithmetisch-logische Einheit aus Gattern.

Bauen: Demonstration einer 4-Bit-ALU, danach Aufstieg zum 8-Bit-ALU-System. Referenzen: ALU, ALU_8BIT.

Tag 27 – Flags

Ziel: Zero-, Carry-, Sign- und Overflow-Flags aus dem ALU-Ausgang berechnen und speichern.

Lesen: CPU-Flags-Register: Carry, Zero, Overflow und Sign.

Bauen: Vorlage für ein CPU-Flags-Register. Die FLAGS_REGISTER-Primitive ist die Referenz.

Tag 28 – Speicher: RAM und ROM

Ziel: Adressierbaren Speicher bauen und den Unterschied zwischen flüchtigem RAM und nichtflüchtigem ROM verstehen.

Lesen: RAM vs. ROM: Der entscheidende Unterschied mit Schaltungen.

Bauen: Einfaches RAM-Speichersystem und RAM mit Adresssteuerung. Bausteinreferenzen: RAM, ROM. Zusatz: Der Artikel über Endianness erklärt, wie sich Mehrbytewerte anordnen.

Tage 29–30 – Eine vollständige CPU bauen

Sie haben jetzt jede Komponente, die eine einfache CPU benötigt. An den letzten beiden Tagen fügen sie sich zusammen.

Tag 29 – Der Fetch-Decode-Execute-Zyklus

Ziel: Einen Befehl vom Speicher durch die Ausführung bis zum Write-back verfolgen, Mikrooperation für Mikrooperation.

Lesen: Den Fetch-Decode-Execute-Zyklus visualisieren, danach den ausführlicheren Wie ein Mikroprozessor funktioniert: Fetch-Decode-Execute im Detail. Für die beweglichen Teile: Programmzähler, Befehlsregister und Decode-Stufe.

Bauen: Vorlage für einen sequenziellen Befehls-Executor. Halten Sie zwischen den Zyklen an und beobachten Sie jeden Registertransfer. Bausteinreferenzen: PROGRAM_COUNTER_8BIT, INSTRUCTION_REGISTER, CONTROL_UNIT, ACCUMULATOR.

Tag 30 – Die eigene CPU bauen

Ziel: Die Komponenten aus Woche 4 mit Programmzähler, Befehlsregister und Steuereinheit von Tag 29 zu einer funktionierenden, programmierbaren CPU verbinden.

Lesen: Eine CPU in einem Simulator von Grund auf bauen.

Bauen: Beginnen Sie mit der Vorlage für einen sequenziellen Befehls-Executor und verändern Sie sie. Fügen Sie einen neuen Befehl hinzu. Beobachten Sie seine Ausführung. Wenn Sie zum ersten Mal ein Programm in Ihrer eigenen Assemblersprache schreiben und Ihre eigene CPU dabei beobachten, wie sie es ausführt, zahlt sich die gesamte Roadmap aus.

Nach 30 Tagen – Wohin geht es weiter?

Dreißig Tage bringen Sie zu einer funktionierenden CPU. Von dort aus können Sie mehrere Richtungen einschlagen.

Tiefere Architektur

Sobald der grundlegende Zyklus intuitiv ist, folgt die Ebene, die moderne CPUs schnell macht: Pipelines, Caches, Sprungvorhersage und Out-of-Order-Ausführung. Unser Deep Dive zum Mikroprozessor bildet die Brücke zu diesen Themen.

Mehr Arithmetik

Multiplikation und Gleitkomma sind eigene Welten. Lesen Sie Booths Multiplizierer und IEEE-754-Gleitkomma für die nächsten beiden Ebenen.

Fehlererkennung und -korrektur

Reale Systeme verlieren Bits. Parität, Hamming-Codes und Prüfsummen lassen sie dennoch funktionieren. Lesen Sie Tutorial zum Paritätsbit und Fehlerkorrektur mit Hamming-Codes.

Spezialisierte Codierungen

Gray-Code und BCD kommen dort zum Einsatz, wo gewöhnliche Binärdarstellung an Grenzen stößt. Lesen Sie Gray-Code erklärt und BCD-Grundlagen.

Werkzeuge und Methodik

Sobald Sie reale Schaltungen simulieren, sind Debugging-Werkzeuge wichtig. Lesen Sie Mit dem Oszilloskop Digitalschaltungen debuggen und sehen Sie sich die Referenz zur Oszilloskop-Komponente an.

Lektionen erstellen

Wenn Sie das Gelernte unterrichten möchten, lesen Sie Eine interaktive Schaltung in Ihre Lektion oder Ihren Blog einbetten und SimCast-Lektionen: Schrittweise Schaltungstutorials.

Die passenden Werkzeuge auswählen

Wenn Sie entscheiden, welchem Simulator Sie sich verschreiben möchten, begründen unser Vergleich Die besten Digitallogik-Simulatoren 2026 und Das Ende des Steckbretts, warum browserbasierte Simulation dauerhaft zum Lernwerkzeug gehört. Neu bei DigiSim? Ihre ersten 5 Minuten mit DigiSim.io sind der freundlichste Einstieg.

Tipps zum Arbeiten mit der Roadmap

Einige Gewohnheiten trennen Lernende, die den Plan abschließen, von Lernenden, die stecken bleiben.

• Schreiben Sie jeden Tag auf, was Sie lernen. Eine Notiz mit zwei Sätzen in einem Journal ist besser, als alles im Kopf behalten zu wollen. Konzepte bauen aufeinander auf; Sie sollten Tag 12 nachschlagen können, wenn Tag 23 auf Multiplexer verweist.
• Bauen Sie die Schaltung, bevor Sie den Artikel lesen. Das klingt widersinnig, funktioniert aber. Überfliegen Sie das Ziel, versuchen Sie, die Schaltung zu verdrahten, und lesen Sie dann den Artikel. Er wirkt stärker, weil Sie bereits an den richtigen Stellen gescheitert sind.
• Wenn Sie feststecken, lesen Sie die Wahrheitstabelle. Fast jede Verwirrung in der Digitallogik lässt sich auf eine Zeile einer Wahrheitstabelle zurückführen. Unsere Referenz zu Wahrheitstabellen von Logikgattern ist der Index.
• Gehen Sie jeden Taktzyklus durch. Besonders ab Woche 3. Die Versuchung, den Simulator einfach kontinuierlich laufen zu lassen, ist groß; widerstehen Sie ihr. Sequenzielle Schaltungen ergeben nur einen Zyklus nach dem anderen Sinn.
• Lesen Sie den Vortag vor dem nächsten Start noch einmal. Drei Minuten Wiederholung summieren sich.
• Lassen Sie keinen Tag aus. Wenn das Leben dazwischenkommt, machen Sie einen halben Tag, aber tun Sie etwas. Eine zweiwöchige Pause löscht eine Woche Schwung.

Ein ausdruckbarer Leseplan

Wenn es hilft, den gesamten Lehrplan auf einen Blick zu sehen:

Was schwierig wird und wie Sie durchhalten

Eine 30-Tage-Roadmap, die so tut, als wäre nichts schwierig, wäre unehrlich. Manche Tage laufen glatt: lesen, verdrahten, verstehen. Andere sind Klippen. Wenn Sie wissen, welche Tage wohin gehören, können Sie Ihre Ausdauer einteilen.

Die Klippen, an denen wir Lernende haben scheitern sehen:

• Tag 6 (Boolesche Algebra). Algebra mit Symbolen wirkt losgelöst von Gattern und Leitungen. Die Lösung ist, immer die Schaltung neben der Algebra zu zeichnen. Zeichnen Sie die Schaltung neu, wenn Sie eine De-Morgan-Transformation anwenden. Die visuelle Rückmeldung verankert die Abstraktion.
• Tag 10 (Karnaugh-Karten). K-Karten sehen wie Sudoku aus. Das sind sie nicht – sie sind eine zweidimensionale Entfaltung der Wahrheitstabelle, in der sich benachbarte Zellen genau in einer Variablen unterscheiden. Überzeugen Sie sich davon, indem Sie Zeilen und Spalten in Gray-Code-Reihenfolge beschriften; der Rest der Methode ergibt sich dann.
• Tag 17 (D-Flipflop). Der Sprung von pegelgesteuert zu flankengesteuert. Die meisten Lernenden unterschätzen ihn, weil das Symbol fast gleich aussieht. Die konzeptionelle Veränderung ist gewaltig: Ein Flipflop führt eine Zeitunterbrechung ein. Der Ausgangswert zum Zeitpunkt $t+\epsilon$ hängt vom Eingangswert zum Zeitpunkt $t-\epsilon$ ab und nicht vom Wert zum Zeitpunkt $t$. Nehmen Sie sich hier extra Zeit. Führen Sie dasselbe Eingangsmuster durch ein D-Latch und ein D-Flipflop und vergleichen Sie die Zeitdiagramme nebeneinander.
• Tag 19 (Zeitdisziplin). Setup, Hold und Metastabilität sind der Moment, in dem digitales Design nicht mehr rein Boolesch ist und seine analoge Grundlage anerkennt. Die Lösung besteht darin, den Artikel zur Ausbreitungsverzögerung zu verinnerlichen: Sobald Sie akzeptieren, dass Gatter Zeit benötigen und diese Zeit variabel ist, werden die Timing-Regeln zwangsläufig.
• Tag 26 (ALU-Integration). Eine funktionierende ALU hat Dutzende von Leitungen. Die Versuchung, einfach den Schaltplan zu kopieren und weiterzugehen, ist groß. Widerstehen Sie ihr. Gehen Sie eine Operation Bit für Bit durch, dann bleibt das mentale Modell erhalten. Wenn Sie das überspringen, wird Tag 30 schmerzhaft.
• Tag 30 (der Integrationstag). An diesem Tag fügt sich alles zusammen. Wenn Sie eine frühere Bauaufgabe ausgelassen haben, zeigt es sich hier. Die Lösung ist, den ganzen Monat kompromisslos keine Bauaufgabe auszulassen.

Die Tage, die leichter sind, als sie aussehen:

• Tag 5 (Universalität von NAND/NOR). Der Beweis ist je ein Gatter als Schaltung. Sobald Sie UND aus NAND sehen, ist der Rest mechanisch.
• Tag 12 (Multiplexer). Ein Mux ist ein Leitungsrouter mit einer Auswahlleitung. Das ist die ganze Idee. Der Trick „Mux als Funktionsgenerator“ an Tag 12 ist reizvoll, aber optional.
• Tage 22–24 (Arithmetik). Wenn Sie Woche 4 erreicht haben, ist die Addiererfamilie Malen nach Zahlen. Genießen Sie die einfachen Tage; Sie werden die Energie später brauchen.

Wenn Sie an einem bestimmten Tag die Bauaufgabe auslassen möchten, ist das das stärkste Signal dafür, dass genau dieser Teil nicht ausgelassen werden sollte. Lesen ohne Bauen führt dazu, dass Sie eine Schaltung zwar in Worten beschreiben, aber nicht verdrahten können.

Was am Ende jeder Woche als „erledigt“ gilt

Jede Woche endet mit einem Kontrollpunkt. Wenn Sie ihn nicht bewältigen, wiederholen Sie die Woche, bevor Sie fortfahren.

• Ende der Woche 1. Ausgehend von einer Wahrheitstabelle mit vier Eingängen können Sie einen Booleschen Ausdruck für den Ausgang schreiben, die entsprechende Schaltung auf Gatterebene zeichnen und den Ausgang für jeden Eingang vorhersagen. Sie können dieselbe Schaltung in ANSI- oder IEC-Notation lesen.
• Ende der Woche 2. Ausgehend von einer Booleschen Funktion können Sie mit einer Karnaugh-Karte eine nahezu minimale Implementierung finden, entscheiden, ob SOP oder POS günstiger ist, und die passende Primitive (Mux, Decoder, Encoder) auswählen. Sie können einen 7-Segment-Anzeigetreiber von Grund auf verdrahten.
• Ende der Woche 3. Ausgehend von einer getakteten Schaltung können Sie ihre Wellenform über mehrere Taktzyklen vorhersagen. Sie können einen Zähler für jedes Modulo bauen. Sie können erklären, warum Setup- und Hold-Zeiten existieren und was Metastabilität ist.
• Ende der Woche 4. Sie können eine n-Bit-ALU bauen, die Addition, Subtraktion sowie UND-, ODER- und XOR-Verknüpfungen mit korrekter Erzeugung der Statusflags unterstützt. Sie können RAM verdrahten und über einen Zähler adressieren.
• Ende von Tag 30. Sie können ein kurzes Programm für den Befehlssatz Ihrer CPU schreiben, es in den RAM laden, Reset drücken und beobachten, wie Ihre CPU es ausführt.

Warum diese Roadmap funktioniert

Wir haben beobachtet, wie Lernende an derselben Stelle auf dasselbe Plateau stoßen – in Woche 3, wenn sequenzielle Logik plötzlich ein Zeitgefühl verlangt, das kombinatorische Logik nie erforderte. Die Roadmap legt in Woche 1 ein solides Gatterverständnis an, damit Sie in Woche 3 nicht zusätzlich überlegen müssen, was XOR tut. Sie verbindet Theorie und Praxis, sodass kein Konzept länger als 24 Stunden abstrakt bleibt. Und sie endet mit einer echten CPU, weil in diesem Moment das gesamte Gebiet zusammenklickt: jedes Gatter, jedes Flipflop, jeder Multiplexer, den Sie verdrahtet haben, landet in derselben Schaltung und verrichtet echte Arbeit.

Die Roadmap ist außerdem für eine Skalierung ausgelegt. Wenn Sie statt eines Monats nur eine Woche haben, konzentrieren Sie sich auf die Wochen 1 und 2 sowie die Tage 26–30 aus Woche 4; so erhalten Sie das Gerüst ohne die Tiefe. Wenn Sie ein Semester haben, verdoppeln Sie den Zeitplan – jeder Tag wird zu zwei Tagen, wobei der zweite Tag Übungen und einem Projekt gewidmet ist. Wenn Sie ein Jahr haben, folgen Sie den Zweigen „Nach 30 Tagen“ zu Pipelines, Fehlerkorrektur und Gleitkomma.

Wenn Sie Digitallogik unterrichten, gehört diese Roadmap Ihnen zur Nutzung. Geben Sie sie an Lernende weiter, passen Sie sie an, forken Sie sie. Die Blogartikel sind frei zugänglich und die Simulationsvorlagen können kostenlos angepasst werden. Unsere einzige Bitte ist, dass Sie mit Ihren Lernenden etwas bauen und teilen, was sie bauen. Hardware macht gemeinsam mehr Spaß.

Varianten des 30-Tage-Plans

Die Roadmap ist bewusst meinungsstark, aber Sie sollten die Tage als Abfolge und nicht als Vertrag verstehen. Drei Varianten verdienen besondere Beachtung.

Sprint-Version (10 Tage). Wenn Sie bereits Vorkenntnisse haben und komprimieren möchten, bearbeiten Sie die Tage 1–7 jeweils an einem Tag und fassen Sie dann die Wochen 2–4 auf je einen Tag mit dem repräsentativsten Konzept der Woche zusammen (K-Karten, D-Flipflops, ALU). Verwenden Sie die Tage 8–10 für den CPU-Bau. Sie verlieren etwas Tiefe, behalten aber das Gerüst.

Marathon-Version (90 Tage). Machen Sie aus jedem Tag Theorie + Bau + Erweiterung. Bei der Erweiterung wenden Sie das Konzept des Tages auf ein Problem an, das nicht im Artikel vorkam: Bauen Sie ein UND mit sieben Eingängen aus ANDs mit zwei Eingängen, entwerfen Sie einen 6-Bit-Zähler oder simulieren Sie einen Mealy-Automaten, der „1011“ in einem seriellen Bitstrom erkennt. So wird die Roadmap zu einem Kurs.

Themenorientierte Version. Wenn Sie nur ein Ergebnis interessiert – zum Beispiel eigene Zähler für ein Hobbyprojekt zu entwerfen –, zeigt der Abhängigkeitsbaum der Roadmap, welche Tage Sie bearbeiten müssen. Zähler benötigen Takt und Flipflops, diese benötigen Latches, und diese benötigen Gatter. Gehen Sie vom Ergebnis rückwärts zu den Grundlagen, und Sie haben Ihren persönlichen Plan.

Die Roadmap mit dem Rest der Website verbinden

Blog und Simulator sind als eine gemeinsame Ressource konzipiert. Die Roadmap ist der kuratierte Weg durch beide, aber Sie dürfen auch abweichen.

• Der Dokumentationsindex enthält die veröffentlichten Logic-Komponentenreferenzen und verweist auf die getrennten Materialien für Relay, Electricity sowie den gezielten Analog-Beta-Leitfaden. Wenn Sie die Funktion der J- und K-Eingänge eines JK-Flipflops vergessen, ist die Referenz zur JK_FLIP_FLOP-Komponente schneller als eine erneute Lektüre; nutzen Sie den Index, statt für jede Komponente eine eigene Seite vorauszusetzen.
• Der Blogindex ist umgekehrt chronologisch sortiert und mit Tags versehen. Filtern Sie nach primaryTag, um alle Artikel einer Serie zu finden.
• Die Preisseite erklärt, welche Funktionen kostenlos sind (alles in dieser Roadmap) und welche Teil des Professional-Pakets sind (Export, Premiumvorlagen, fortgeschrittene Lektionen).
• Wenn Sie Lektionen mit pausierter Erzählung und einzelnen Schritten möchten, sehen Sie sich die SimCast-Lektionen an.

Wenn ein Thema dieser Roadmap noch keinen ausführlicheren Artikel hat, bedeutet das wahrscheinlich, dass es auf unserer Redaktionsliste steht – behalten Sie den Blog-Feed in den nächsten Monaten im Auge.

Abschließende Hinweise

Setzen Sie ein Lesezeichen für diese Seite. Abonnieren Sie den DigiSim-Blog-RSS-Feed, damit Sie neue Artikel sehen, während sich der Lehrplan weiterentwickelt – ungefähr jede Woche kommt ein neuer Artikel hinzu, und viele fügen sich als Vertiefungen zu bestehenden Tagen direkt in die Roadmap ein. Wenn Sie fertig sind, veröffentlichen Sie Ihre CPU irgendwo; wenn Sie sie jemand anderem erklären, finden Sie heraus, welche Teile Sie tatsächlich verinnerlicht haben.

Tag 1 ist nur einen Klick entfernt. Öffnen Sie Digitallogik 101, rufen Sie die einfache Schalter-und-Lampe-Demo auf und beginnen Sie.

Jetzt starten: Die Lektüre für Tag 1 ist Digitallogik 101, die Bauaufgabe die einfache Schalter-und-Lampe-Demo. Setzen Sie ein Lesezeichen für diese Seite, abonnieren Sie den Blog-Feed und kommen Sie morgen für Tag 2 zurück.