シミュレータテンプレート SimCast 料金ドキュメントブログ

ログイン新規登録今すぐはじめる arrow_forward

シミュレータを開く arrow_forward

person

ユーザー

dashboard ワークスペース play_lesson マイSimCast credit_card お支払いとプラン

settings 設定

シミュレータテンプレート SimCast 料金ドキュメントブログ

ログイン新規登録シミュレーターを起動

person

ユーザー

view_quilt ワークスペース person アカウント

シミュレーターを起動

arrow_back すべてのテンプレート

calculate 論理の基礎

AND Gate Security System Buffer and Tri-State Demo Multi-Switch OR Gate System NOT Gate Signal Inverter OR Gate Alarm System OR Gate Explorer Single-Bit Tri-State Buffer Template: 2-Bit Binary Adder Template: 2-Bit Full Adder Chain Triple AND Gate Treasure Chest

merge_type 派生ゲート

4-Bit Asynchronous Ripple Counter (T-Type Flip-Flops) NAND Gate Universal Logic NOR Gate Universal Logic Simple Difference Detector XOR and XNOR Gate Explorer XOR Difference Detector

device_hub 組合せ論理

2-Bit Binary Adder 2-Bit Full Adder Chain 3-Bit Binary Adder 3-Bit Binary Adder 4-to-2 Priority Encoder 8-to-1 Multiplexer 8-to-3 Priority Encoder Binary Number Analyzer Complex Logic Circuit Demo Digital Lock Security System Full Adder with Carry Half Adder Component Demo Smart Robot Decision Logic Template: 1-Bit Full Adder Component Template: 1-Bit Half Adder Template: 1-to-2 Demultiplexer Template: 1-to-4 Demultiplexer Template: 1-to-8 Demultiplexer Template: 2-to-1 Multiplexer Template: 2-to-4 Decoder Template: 3-to-8 Decoder Template: 4-to-1 Multiplexer TV Channel Selector MUX

lightbulb 出力と表示

Basic Switch and Light Demo Multi-Switch Control Panel

flip 順序論理

Basic D Latch Clock-Driven Crossing Lights D Flip-Flop Edge Triggered D Flip-Flop with Controls D Latch with Clock D Latch with Oscilloscope JK Flip-Flop Master-Slave SR Latch Demonstration

memory メモリシステム

4-Bit Counter with Display 4-Bit Register with Clock 4-Bit Shift Register 4-Bit Shift Register SISO 8-Bit Counter with Controls 8-Bit SIPO Shift Register Basic RAM Memory System Basic Shift Register Demo Modulo-N Counter with Reset RAM with Address Control Register Data Transfer System Register Load Control Demo T Flip-Flop Frequency Divider Template: 4-Bit Binary Counter

developer_board CPUコンポーネント

4-Bit ALU Demonstration 8-Bit ALU System 8-Bit Serial Transmitter Receiver CPU Flags Register ROM Memory Demonstration Circuit Sequential Instruction Executor

Home / すべてのテンプレート / Memory & Sequential Logic / D Latch with Oscilloscope

library_books Intermediate Memory & Sequential Logic

D Latch with Oscilloscope

D latch timing analysis with oscilloscope visualization. Study setup time, hold time, and propagation delay.

open_in_new シミュレーターで開く

デジタル論理回路の学習、設計、共有のための次世代プラットフォーム。

English
简体中文
日本語
Español
한국어

製品

機能一覧
SimCast
SimCast セット
料金
更新履歴

リソース

ドキュメント
テンプレート
ブログ
LLMドキュメント
よくある質問

会社情報

DigiSimについて
お問い合わせ
採用情報

リーガル

プライバシーポリシー
返金ポリシー
利用規約
Cookieポリシー
Cookie設定

DigiSim Technology Ltd. All rights reserved.

cookie

Cookie preferences

We use strictly necessary cookies to ensure digisim.io functions securely and efficiently. With your consent, we may also use performance cookies to analyze traffic and improve the simulation engine.

We prioritize your privacy and do not sell your data to third parties.

Privacy Policy • Cookie Policy