Digital Logic Lab · テンプレート
回路テンプレート
デジタル論理設計のワークフローを加速するプロフェッショナルな回路テンプレート
注目のテンプレート
デジタル回路構築に不可欠な人気のテンプレート
ANDゲート式セキュリティシステム
ANDゲートで構成した実用的なセキュリティシステムを通して、デジタル論理の基礎を学びます。開く
バッファのファンアウト比較
5 個の負荷を直接駆動する構成と、バッファを介して駆動する構成を論理レベルで比較します。非反転バッファの配置を示すものであり、駆動能力、容量、タイミングはモデル化しません。開く
マルチスイッチORゲートシステム
マルチスイッチORゲートシステムの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（OR）開く
NOTゲート信号インバータ
NOTゲート信号インバータの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NOT）開く
ORゲート警報システム
ORゲート警報システムの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（OR）開く
ORゲートエクスプローラー
ORゲートエクスプローラーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（OR）開く論理の基礎
2
派生ゲート
6
4ビット非同期リップルカウンタ（T型フリップフロップ）
4ビット非同期リップルカウンタ（T型フリップフロップ）の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（0000、1111、0-15、MSB、LSB）開く
NANDゲート万能ロジック
NANDゲート万能ロジックの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NAND）開く
NORゲート万能ロジック
NORゲート万能ロジックの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NOR、NAND）開く
XOR・XNORゲートエクスプローラー
XOR・XNORゲートエクスプローラーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（XOR、XNOR、OR）開く
XOR差分検出器
XOR差分検出器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（XOR）開く
シンプル差分検出器
シンプル差分検出器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（XOR、NOT、OR）開く組合せ論理
27
1ビット全加算器コンポーネント
1ビット全加算器コンポーネントの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
1ビット半加算器
XORゲートとANDゲート、数字表示を使う基本的な1ビット加算回路です。2進算術の基礎と桁上げの生成を学べます。開く
1対2デマルチプレクサー
1対2デマルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
1対4デマルチプレクサー
1対4デマルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
1対8デマルチプレクサー
1対8デマルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（3-）開く
2ビットバイナリ加算器
2ビットバイナリ加算器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
2ビット全加算器チェーン
2ビット全加算器チェーンの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
2対1マルチプレクサー
2対1マルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（2-）開く
2対4デコーダ
2対4デコーダの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
3ビット2進加算器
3ビット加算器を構築し、全加算器、桁上がり伝搬、2進算術を理解します。開く
3対8デコーダ
3対8デコーダの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
4-to-2 プライオリティエンコーダ
4 本の入力のうち最も優先度の高いアクティブ入力を、2 ビットの二進インデックスに符号化します。有効出力がないため、I0 と全入力が非アクティブな状態はいずれも 00 と表示されます。開く
4ビット大小比較器 — 旧エントリ
テンプレート125と同じ4ビット大小比較器設計の旧カタログ項目です。ルートのリダイレクトが完了するまで保持されます。開く
4対1マルチプレクサー
4対1マルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（2-）開く
8-to-3 プライオリティエンコーダ
8 本の入力のうち最も優先度の高いアクティブ入力を、3 ビットの二進インデックスに符号化します。有効出力がないため、I0 と全入力が非アクティブな状態はいずれも 000 と表示されます。開く
8対1マルチプレクサー
8対1マルチプレクサーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（3-）開く
TVチャンネル選択MUX
TVチャンネル選択MUXの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-to-1、TV）開く
キャリー付き全加算器
キャリー付き全加算器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（OR）開く
スマートロボットの判断ロジック
スマートロボットの判断ロジックの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NOT、AND、OR）開く
デジタルロックセキュリティーシステム
デジタルロックセキュリティーシステムの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NOT、AND）開く
バイナリ・グレイコード変換器
バイナリ・グレイコード変換器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-、XOR）開く
バイナリ数値アナライザー
バイナリ数値アナライザーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（3-、NOT、AND、OR、XOR）開く
パリティー生成・検査器
パリティー生成・検査器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4、XOR）開く
全減算器
全減算器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
半加算器コンポーネントのデモ
半加算器コンポーネントのデモの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
半減算器
半減算器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
複合ロジック回路のデモ
複合ロジック回路のデモの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（XNOR、AND）開く出力と表示
3
順序論理
7
SRラッチのデモ
SRラッチのデモの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
エッジトリガーDフリップフロップ
エッジトリガーDフリップフロップの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
エッジトリガ型 JK フリップフロップ
立上りクロックエッジにおける保持、リセット、セット、トグル動作と、非同期プリセット／クリアを観察します。パッケージ化されたプリミティブの内部がマスター・スレーブ構成であることは、この回路からは判断できません。開く
オシロスコープ付きDラッチ
オシロスコープ付きDラッチの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
クロック駆動の踏切ランプ
クロック駆動の踏切ランプの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（NOT）開く
シーケンス検出器（101）
シーケンス検出器（101）の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（1-0、1）開く
基本Dラッチ
基本Dラッチの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開くメモリシステム
18
3ビットアップ／ダウンカウンタ
3ビットアップ／ダウンカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（3-）開く
4ビットPIPOレジスタ
4ビットPIPOレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
4ビットPISOシフトレジスタ
4ビットPISOシフトレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（1、0）開く
4ビットSISOシフトレジスタ
4ビットSISOシフトレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
4ビットシフトレジスタ
4ビットシフトレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-、SIPO）開く
4ビットジョンソンカウンタ
4ビットジョンソンカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
4ビットバイナリカウンタ
出力ライトで動作を確認できるインタラクティブな4ビット・バイナリカウンタです。2進数の0から15までを数えながら、カウントの並びとクロック駆動の動作を学べます。開く
4ビットリングカウンタ
4ビットリングカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（1、1000）開く
8ビットSIPOシフトレジスタ
8ビットSIPOシフトレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（8-）開く
Tフリップフロップ周波数分周器
Tフリップフロップ周波数分周器の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
アドレス制御付きRAM
アドレス制御付きRAMの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（RAM）開く
クロック付き4ビットレジスタ
クロック付き4ビットレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-）開く
リセット付きMod-Nカウンタ
リセット付きMod-Nカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
レジスタロード制御のデモ
レジスタロード制御のデモの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。開く
レジスタ間データ転送システム
CPUがレジスタ間でデータを移動し、転送を調整する仕組みを学びます。開く
基本RAMメモリーシステム
基本RAMメモリーシステムの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（RAM）開く
制御付き8ビットカウンタ
制御付き8ビットカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（8-）開く
表示付き4ビットカウンタ
表示付き4ビットカウンタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-）開くCPUコンポーネント
7
4ビットALUのデモ
4ビットALUのデモの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（4-、ALU、CPU）開く
8ビットALUシステム
加算、減算、ビット論理演算を行う8ビット算術論理演算装置を構築します。開く
8ビットシリアルトランスミッター・レシーバー
8ビットシリアルトランスミッター・レシーバーの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（UART）開く
CPUフラグレジスタ
CPUフラグレジスタの動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（CPU）開く
Intel 4004 に着想を得た 4 ビット CPU
1971 年の Intel 4004 に着想を得た、動作可能な 4 ビット教育用 CPU であり、エミュレータではありません。独自のストアドプログラムが反復加算で 4 × 3 を計算し、FETCH → DECODE → EXECUTE → STORE を経て、積の表示が 0 → 4 → 8 → 12 と進んだ後に CPU が停止します。開く
ROMメモリーのデモ回路
ROMメモリーのデモ回路の動作を実際に確認しながら、デジタル回路の仕組みを学べるインタラクティブなテンプレートです。（ROM、8-、0-15、CS、OE、LOW）開く