Digital Logic Lab 참조
문서에 수록된 모든 구성 요소를 시뮬레이터의 표시 모습과 함께 살펴보세요.
10개 계열에 속한 구성 요소 61개입니다. 이름, 기호 또는 만들려는 회로로 검색하세요.
검색 결과
구성 요소 61개
입력 / 출력
구성 요소 7개
입력 스위치DigiSim Logic Lab에서 입력 스위치를 수동 1비트 신호원으로 사용하세요. 클릭할 때마다 능동 구동 출력이 LOW(0)와 HIGH(1) 사이에서 바뀌므로 조건을 제어하며 회로를 실험할 수 있습니다.
클록DigiSim의 클록을 순차 회로용 주기적 디지털 신호원으로 사용하세요. 듀티 사이클 50%의 LOW/HIGH 파형을 생성하며 시뮬레이션 주파수는 0.1–20 Hz로 설정할 수 있습니다.
상수DigiSim Logic Lab의 상수 부품을 HIGH(1)를 고정적으로 능동 구동하는 신호원으로 사용하세요. 이는 논리 신호원이며 전원 레일이나 풀업 저항 모델이 아닙니다.
상수 0DigiSim Logic Lab의 상수 0을 LOW(0)를 고정적으로 능동 구동하는 신호원으로 사용하세요. 논리값을 나타내며 전기적 접지나 풀다운 저항 모델이 아닙니다.
출력 표시등단일 입력의 출력 표시등으로 디지털 노드를 살펴보세요. 시각 표시기는 HIGH에서 켜지고 LOW에서 꺼지며 시뮬레이션 회로에 부하를 주거나 신호를 구동하지 않습니다.
숫자 표시기4입력 숫자 표시기로 0–F의 16진수 한 자리를 표시하세요. 이 부품은 A0–A3을 부호 없는 니블로 해석하며 A0이 최하위 비트입니다.
7세그먼트 표시기HIGH 활성 입력 a–g와 DP로 7세그먼트 표시기를 구동하세요. 각 입력이 하나의 시각 세그먼트를 제어하므로 숫자나 사용자 지정 패턴을 표시할 수 있습니다.논리 게이트
구성 요소 10개
AND 게이트2입력 AND 게이트는 부울 대수의 논리곱을 구현합니다. 샘플링된 두 입력이 모두 HIGH일 때만 출력이 HIGH입니다. 동시에 성립해야 하는 논리 조건을 결합할 때 사용하세요.
OR 게이트2입력 OR 게이트는 포괄적 불 논리합을 구현합니다. 샘플링된 입력 중 하나 또는 둘 다 HIGH이면 출력이 HIGH이며, 둘 다 LOW일 때만 LOW입니다.
NOT 게이트단일 입력 NOT 게이트는 불 보수를 구현하며, 샘플링된 입력이 LOW이면 HIGH를, HIGH이면 LOW를 구동합니다.
버퍼DigiSim의 단일 입력 버퍼는 샘플링된 논리값을 능동 구동 출력으로 재현합니다. 기능 모델은 전기적 구동 능력, 전류, 부하, 에지 변화율을 계산하지 않습니다.
NAND 게이트2입력 NAND 게이트는 AND의 보수를 구현합니다. NAND는 기능적으로 완전하므로 어떤 불 함수도 NAND 게이트만으로 표현할 수 있습니다.
NOR 게이트2입력 NOR 게이트는 OR의 보수를 구현합니다. NOR는 기능적으로 완전하며 교차 결합 피드백으로 HIGH 활성 SR 래치도 만들 수 있습니다.
XOR 게이트2입력 XOR 게이트는 샘플링된 입력이 다를 때 HIGH를 출력합니다. 반가산기의 합 함수이며 패리티와 제어 반전을 위한 기본 요소입니다.
XNOR 게이트2입력 XNOR 게이트는 XOR의 보수이며 샘플링된 입력이 같으면 HIGH를 출력합니다. 비트별 XNOR 결과를 AND로 결합하여 워드가 같은지 검사할 수 있습니다.
트라이스테이트 버퍼DigiSim의 HIGH 활성 트라이스테이트 버퍼는 활성화되면 LOW 또는 HIGH를 구동하고 비활성화되면 출력을 하이 임피던스(Z)로 해제합니다.
8비트 트라이스테이트 버퍼HIGH 활성 8비트 트라이스테이트 버퍼로 D0–D7을 Y0–Y7에 한꺼번에 통과시키세요. EN을 비활성화하면 버스 공유를 위해 여덟 출력이 모두 Z로 해제됩니다.멀티플렉서 / 디멀티플렉서
구성 요소 6개
2 대 1 멀티플렉서조합 2:1 멀티플렉서로 I0 또는 I1을 Y로 전달하세요. S=0는 I0을, S=1는 I1을 선택합니다.
4 대 1 멀티플렉서조합 4:1 멀티플렉서로 I0–I3 중 하나를 단일 출력으로 전달하세요. S1S0은 각각 입력 00부터 11까지 선택합니다.
8 대 1 멀티플렉서조합 8:1 멀티플렉서로 I0–I7 중 하나를 출력으로 전달하세요. 세 선택 입력이 선택된 입력 인덱스를 인코딩합니다.
1 대 2 디멀티플렉서조합 1:2 디멀티플렉서는 S=0일 때 입력 D를 Y0으로, S=1일 때 Y1로 전달하며 선택되지 않은 출력은 LOW로 구동합니다.
1 대 4 디멀티플렉서1:4 디멀티플렉서로 D를 Y0–Y3 중 하나에 전달하세요. 두 선택 입력이 목적지를 선택하며, 선택되지 않은 출력은 모두 LOW로 유지됩니다.
1 대 8 디멀티플렉서1:8 디멀티플렉서로 D를 Y0–Y7 중 하나에 전달하세요. 세 선택 입력이 목적지를 선택하며 나머지 출력은 모두 LOW로 유지됩니다.인코더 / 디코더
구성 요소 5개
4 대 2 우선순위 인코더DigiSim의 4:2 우선순위 인코더로 번호가 가장 큰 활성 입력을 2비트 값으로 인코딩하세요. 입력 3의 우선순위가 가장 높습니다.
8 대 3 우선순위 인코더DigiSim의 8:3 우선순위 인코더로 번호가 가장 큰 활성 입력을 3비트 값으로 인코딩하세요. 입력 7의 우선순위가 가장 높습니다.
2 대 4 디코더조합 2:4 디코더로 부호 없는 2비트 입력을 네 개의 HIGH 활성 원핫 출력으로 변환하세요.
3 대 8 디코더조합 3:8 디코더로 부호 없는 3비트 입력을 선택 논리에 사용할 여덟 개의 HIGH 활성 원핫 출력으로 변환하세요.
BCD 대 7세그먼트 디코더DigiSim의 조합 BCD-7세그먼트 디코더로 A0–A3을 HIGH 활성 세그먼트 출력 a–g에 대응시키세요. 십진 입력 0–9는 숫자를 표시하며 10–15는 공백 처리됩니다.산술 연산
구성 요소 8개
반가산기조합 반가산기로 1비트 입력 A와 B를 더하세요. 합은 A XOR B이고 캐리는 A AND B이며 캐리 입력은 없습니다.
전가산기조합 전가산기로 A, B, Cin을 더하여 1비트 합과 Cout을 만드세요. Cout을 다음 단계의 Cin에 연결하면 더 넓은 가산기가 됩니다.
4비트 가산기DigiSim의 조합 4비트 가산기로 A[3:0] + B[3:0] + Cin을 계산하세요. 하나의 기능 부품으로 합의 하위 네 비트와 부호 없는 Cout을 출력합니다.
8비트 가산기DigiSim의 조합 8비트 가산기로 A[7:0] + B[7:0] + Cin을 계산하세요. 하나의 기능 부품으로 합의 하위 여덟 비트와 부호 없는 Cout을 출력합니다.
4비트 크기 비교기조합 4비트 크기 비교기로 A[3:0]와 B[3:0]를 부호 없는 값으로 비교하세요. 입력이 정의되어 있으면 A>B, A=B, A<B 중 정확히 하나만 HIGH입니다.
8비트 크기 비교기조합 8비트 크기 비교기로 두 바이트를 부호 없는 값으로 비교하세요. 상호 배타적인 A>B, A=B, A<B 출력을 구동합니다.
4비트 ALUDigiSim의 조합 4비트 ALU로 ADD, SUB, AND, OR, XOR, NOT A, SHL A, 논리 SHR A를 수행하세요. R0–R3과 Zero, Carry, Negative, Overflow를 구동합니다.
8비트 ALUDigiSim의 조합 8비트 ALU는 ADD, SUB, AND, OR, XOR, NOT A, SHL A, 논리 SHR A를 제공하며 HIGH 활성 OE와 네 상태 출력을 갖습니다.메모리
구성 요소 9개
SR 래치DigiSim의 HIGH 활성 SR 래치로 한 비트를 저장하세요. S=1,R=0은 Q를 설정하고, S=0,R=1은 Q를 리셋하며, S=R=0는 유지합니다. S=R=1는 능동 구동된 미지 출력을 만듭니다.
D 래치DigiSim의 HIGH 활성 D 래치를 레벨 감응형 1비트 저장 장치로 사용하세요. EN=1일 때 Q와 Q-bar는 D를 따르고, EN=0일 때 마지막으로 캡처한 상태를 유지합니다. 클록이나 리셋 입력은 없습니다.
D 플립플롭DigiSim의 양의 에지 D 플립플롭으로 D를 캡처하고 Q/Q-bar를 구동하세요. HIGH 활성 비동기 PRE와 CLR은 클록보다 우선하며, 둘 다 HIGH이면 CLR이 우선합니다.
JK 플립플롭DigiSim의 양의 에지 JK 플립플롭으로 유지, 설정, 리셋, 토글 동작을 구현하세요. HIGH 활성 비동기 PRE와 CLR을 제공하며 CLR이 우선합니다.
T 플립플롭DigiSim의 양의 에지 T 플립플롭은 T=0일 때 유지하고 T=1일 때 토글합니다. HIGH 활성 비동기 CLR은 Q를 LOW, Q-bar를 HIGH로 강제합니다.
레지스터(4비트)DigiSim의 4비트 레지스터는 LD=1일 때 CLK 상승 에지에서 D0–D3을 캡처합니다. HIGH 활성 CLR은 비동기 클리어하며 Q0–Q3은 항상 구동됩니다.
레지스터(8비트)DigiSim의 8비트 레지스터는 LD=1일 때 CLK 상승 에지에서 D0–D7을 캡처합니다. CLR은 비동기 HIGH 활성이고 OE는 3상태 Q0–Q7을 제어합니다.
시프트 레지스터(4비트)DigiSim의 4비트 시프트 레지스터로 상승 에지 병렬 로드 또는 양방향 직렬 시프트를 수행하세요. S/L=1은 D0–D3을 로드하고 S/L=0는 DIR에 따라 시프트합니다.
8비트 시프트 레지스터DigiSim의 8비트 시프트 레지스터로 상승 에지 병렬 로드 또는 양방향 직렬 시프트를 수행하세요. S/L=1은 D0–D7을 로드하고 S/L=0는 DIR에 따라 시프트합니다.카운터
구성 요소 3개
카운터(4비트)DigiSim의 고정 4비트 이진 업 카운터로 모듈로 16 계수를 수행할 수 있습니다. EN=1이면 CLK 상승 에지에서 증가하고, CLR=1이면 비동기적으로 초기화됩니다.
8비트 카운터DigiSim의 고정 8비트 업 카운터로 모듈로 256 계수를 수행할 수 있습니다. EN=1이면 CLK 상승 에지에서 증가하고 CLR=1이면 비동기적으로 초기화됩니다. LD는 예약 입력입니다.
프로그램 카운터(8비트)DigiSim의 8비트 프로그램 카운터로 주소를 유지하거나 증가시키거나 동기적으로 로드할 수 있습니다. RST는 비동기식이며 OE는 A0–A7의 3상태 출력을 제어합니다.고급
구성 요소 9개
명령어 레지스터DigiSim의 8비트 명령어 레지스터는 LD=1일 때 CLK 상승 에지에서 I0–I7를 저장합니다. 하위 니블은 항상 연산 코드 출력을 구동하고 A_OE는 상위 니블의 주소 출력을 활성화합니다.
제어 장치DigiSim의 고정 8비트 CPU 제어 장치는 하위 니블의 연산 코드를 디코딩하고 FETCH, DECODE, EXECUTE, STORE 상태에 걸쳐 데이터 경로 제어 신호를 출력합니다.
어셈블리 프로그램 로더어셈블리 프로그램 로더를 사용하면 지원되는 1바이트 명령어 구문을 어셈블하고 생성된 바이트를 명시적인 주소, 데이터 및 제어 핀을 통해 RAM으로 전송할 수 있습니다.
플래그 레지스터DigiSim의 플래그 레지스터는 LD=1일 때 CLK 상승 에지에서 Z, C, N, V 입력을 저장합니다. HIGH 활성 CLR은 저장된 네 출력을 모두 비동기적으로 초기화합니다.
누산기DigiSim의 8비트 누산기는 HIGH 활성 LD, 비동기 CLR, HIGH 활성 OE로 제어되는 3상태 출력을 갖춘 클록 동기식 바이트 레지스터로 사용할 수 있습니다.
RAM(임의 접근 메모리)DigiSim의 고정 256 × 8 RAM은 상승 에지 동기식 쓰기, 비동기식 읽기 및 Q0–Q7의 3상태 출력을 지원합니다. CS, WE, OE는 HIGH 활성입니다.
ROM(읽기 전용 메모리)DigiSim의 고정 256 × 8 ROM은 비동기식 3상태 프로그램 메모리 또는 조회 메모리로 사용할 수 있습니다. CS와 OE는 LOW 활성이고 회로에는 실행 중 쓰기 인터페이스가 없습니다.
메모리 주소 레지스터(MAR)DigiSim의 8비트 메모리 주소 레지스터는 LD=1일 때 CLK 상승 에지에서 D0–D7를 저장하고 저장된 값으로 A0–A7를 계속 구동합니다.
8비트 데이터 버스DigiSim의 8비트 데이터 버스 블록은 드라이버 상태가 해석된 버스 입력 D0–D7 여덟 개를 Q0–Q7에 그대로 반영하며 각 비트의 LOW, HIGH, 알 수 없는 X, 해제된 Z 상태를 보존합니다.시각화
구성 요소 3개
픽셀 화면(16x16)핀이 없는 16×16 흑백 픽셀 화면으로 작업 공간 RAM의 32바이트 프레임 버퍼를 표시할 수 있습니다. 이는 메모리를 폴링하는 표시 모델이며 전기적으로 배선된 LED 매트릭스가 아닙니다.
2채널 오실로스코프DigiSim Logic Lab의 2채널 오실로스코프로 회로를 구동하지 않고 시뮬레이터 시간에 따른 디지털 LOW, HIGH, X, Z 전이를 살펴볼 수 있습니다.
8채널 오실로스코프DigiSim Logic Lab의 8채널 오실로스코프로 이벤트 시간 기반 캡처와 설정 가능한 트리거를 사용하여 디지털 트레이스 여덟 개, 버스 및 제어 순서를 살펴볼 수 있습니다.