디지털 논리 용어집

이진법은 모든 값을 0과 1의 열로 나타내는 밑이 2인 수 체계이며, 디지털 회로에서는 보통 LOW와 HIGH 두 전압 수준으로 표현합니다.

비트는 0 또는 1 값을 갖는 디지털 정보의 최소 단위이며, 8비트가 1바이트를 이룹니다.

디지털 신호는 보통 0(LOW)과 1(HIGH)로 해석되는 두 개의 유효 전압 범위만 사용합니다.

진리표는 디지털 함수의 모든 입력 조합과 해당 출력을 나열한 표이며, 입력이 n개인 게이트에는 2ⁿ개의 행이 있습니다.

액티브 하이 신호는 논리 1에서 기능을 활성화하고, 액티브 로우 신호는 논리 0에서 기능을 활성화합니다.

논리 게이트는 입력의 불 함수를 계산하는 디지털 소자로, 대표적으로 AND, OR, NOT, NAND, NOR, XOR, XNOR이 있습니다.

AND 게이트는 모든 입력이 1일 때만 1을 출력하고 나머지는 0을 출력하며, 식은 Y = A · B입니다.

OR 게이트는 하나 이상의 입력이 1이면 1을 출력하고 모든 입력이 0일 때만 0을 출력하며, 식은 Y = A + B입니다.

NOT 게이트(인버터)는 단일 입력을 반전하여 0을 1로, 1을 0으로 바꾸며, 식은 Y = A̅입니다.

NAND 게이트는 AND 결과를 반전하여 모든 입력이 1일 때만 0을 출력하며, 단독으로 모든 불 함수를 만들 수 있습니다.

NOR 게이트는 OR 결과를 반전하여 모든 입력이 0일 때만 1을 출력하며, 기능적으로 완전한 게이트입니다.

XOR 게이트는 입력이 다르면 1, 같으면 0을 출력하며 이진 가산기의 합 비트와 패리티 검사에 사용됩니다.

XNOR 게이트는 XOR의 보수로 입력이 같을 때 1을 출력하므로 동등 비교의 기본 소자로 쓰입니다.

버퍼는 논리값을 바꾸지 않고 입력을 출력으로 전달하며, 신호 복원, 큰 부하 구동, 회로 격리에 사용됩니다.

3상태 버퍼는 0, 1, 고임피던스 Z를 출력할 수 있고 비활성 시 버스에서 분리되어 여러 장치가 배선을 공유하게 합니다.

범용 게이트는 단독으로 모든 불 함수를 구성할 수 있는 게이트이며, 2입력 NAND와 NOR이 이에 해당합니다.

특정 게이트 집합만으로 모든 불 함수를 표현할 수 있는 성질을 함수 완전성이라 하며, {AND, OR, NOT}, {NAND}, {NOR}가 그 예입니다.

부울 대수는 AND, OR, NOT 연산과 여러 법칙으로 2값 논리식을 표현하고 변환하며 단순화하는 수학 체계입니다.

드모르간 법칙은 (A · B)̅ = A̅ + B̅ 및 (A + B)̅ = A̅ · B̅를 나타내며 논리 회로의 등가 변환에 사용됩니다.

곱의 합은 여러 곱 항을 OR로 연결한 표준 불 형식으로, 진리표에서 출력이 1인 각 행을 최소항으로 표현합니다.

합의 곱은 여러 합 항을 AND로 연결한 표준 불 형식으로, 진리표에서 출력이 0인 각 행을 최대항으로 표현합니다.

카르노 맵은 인접한 1을 2의 거듭제곱 크기로 묶어 보통 약 6개 변수까지의 불 식을 시각적으로 단순화합니다.

최소항은 진리표의 정확히 한 행에서만 1이 되는 곱 항이며, 출력이 1인 최소항들을 OR하면 표준 SOP가 됩니다.

최대항은 진리표의 정확히 한 행에서만 0이 되는 합 항이며, 출력이 0인 최대항들을 AND하면 표준 POS가 됩니다.

조합 논리는 출력이 현재 입력에만 의존하고 과거 상태를 저장하지 않는 회로로, 가산기, 디코더, MUX, ALU 등이 해당합니다.

멀티플렉서는 n개의 선택선에 따라 2ⁿ개의 데이터 입력 중 하나를 골라 단일 출력으로 전달합니다.

디멀티플렉서는 MUX의 반대로, n개의 선택선에 따라 하나의 입력을 2ⁿ개 출력 중 하나로 보냅니다.

디코더는 n비트 이진 입력을 2ⁿ개의 원-핫 출력으로 바꾸고 한 번에 정확히 하나의 출력만 활성화합니다.

인코더는 2ⁿ개의 원-핫 입력을 n비트 이진 출력으로 변환하며, 우선순위 인코더는 여러 입력의 동시 활성화도 처리합니다.

순차 논리는 출력이 현재 입력과 저장된 내부 상태 모두에 의존하며, 래치, 플립플롭, 레지스터, 카운터, CPU에 사용됩니다.

래치는 레벨 감응형 1비트 기억 소자로 Enable이 활성일 때 출력을 입력에 따르게 하고 비활성일 때 마지막 값을 유지합니다.

SR 래치는 Set과 Reset 입력으로 1비트를 저장하며 Set은 1, Reset은 0을 만들고 둘 다 비활성이면 이전 상태를 유지합니다.

D 래치는 Enable이 HIGH일 때 출력이 D를 따라가고 Enable이 LOW가 되면 그 순간의 값을 유지합니다.

플립플롭은 지정된 클록 에지에서만 입력을 샘플링하는 에지 트리거 1비트 기억 소자로 동기식 설계의 기반입니다.

D 플립플롭은 유효 클록 에지에서 D를 캡처하고 다음 유효 에지까지 유지하며, 관계식은 Q(t+1) = D입니다.

JK 플립플롭은 유지, 세트, 리셋, 토글이 가능하고 J=K=1을 토글로 정의해 SR의 금지 상태를 없앱니다.

T 플립플롭은 T=1이면 매 클록 에지마다 출력을 반전하고 T=0이면 유지하므로 카운터와 2분주기에 사용됩니다.

레지스터는 공통 클록을 공유하는 플립플롭 묶음으로 n비트 워드를 저장하며 CPU 내부의 기본 저장 단위입니다.

시프트 레지스터는 플립플롭을 연쇄 연결해 매 클록 에지마다 저장 비트를 한 자리 이동시키며 직렬·병렬 변환에 사용됩니다.

카운터는 각 클록 에지에서 정해진 이진 상태 순서의 다음 상태로 진행하는 순차 회로입니다.

유한 상태 기계는 현재 상태와 입력에 따라 다음 상태가 결정되는 순차 회로이며 유한한 상태 전이표로 정의됩니다.

반가산기는 두 단일 비트를 더해 합(XOR)과 자리올림(AND)을 만들지만 자리올림 입력은 받을 수 없습니다.

전가산기는 두 피연산자 비트와 자리올림 입력을 더해 합과 자리올림 출력을 만들며, n개를 연결하면 n비트 가산기가 됩니다.

리플 캐리 가산기는 전가산기를 연결해 각 자리올림을 다음 단계로 전달하는 단순한 구조이지만 지연이 비트 수에 비례합니다.

ALU는 CPU에서 정수 산술과 비트 논리 연산을 수행하는 조합 회로이며 보통 제로, 캐리, 음수, 오버플로 플래그도 출력합니다.

프로그램 카운터는 다음에 가져올 명령어의 메모리 주소를 저장하고 보통 증가하지만 분기와 점프 명령이 값을 바꿀 수 있습니다.

명령어 레지스터는 현재 디코딩하고 실행하는 명령어를 보관하며 제어 장치가 연산 코드와 피연산자 필드를 읽습니다.

제어 장치는 명령어를 디코딩해 제어 신호를 생성하고 레지스터, ALU, 메모리, 명령어 인출을 조율합니다.

인출-해독-실행 주기는 CPU가 메모리에서 명령어를 가져오고 동작을 판별한 뒤 실행하는 반복 절차입니다.

RAM은 모든 주소에 거의 같은 시간으로 접근하는 휘발성 읽기·쓰기 메모리이며 전원이 꺼지면 내용을 잃습니다.

ROM은 전원이 없어도 내용을 보존하는 비휘발성 메모리로 부트 코드, 마이크로코드, 조회표 등에 사용됩니다.

버스는 여러 부품 사이에서 데이터, 주소, 제어 신호를 전달하는 공유 배선이며 3상태 버퍼가 동시 구동을 막습니다.

클록 신호는 디지털 시스템을 동기화하는 주기적 구형파이며 에지는 상태 갱신 시점을, 주파수는 동작 속도를 정합니다.

에지 트리거 소자는 보통 상승 에지 같은 특정 클록 전이에서만 상태를 바꾸므로 동기식 설계를 예측 가능하게 합니다.

셋업 시간은 유효 클록 에지 전에 데이터 입력이 안정되어야 하는 최소 시간이며 위반하면 메타안정 상태가 생길 수 있습니다.

홀드 시간은 유효 클록 에지 뒤에도 데이터 입력이 안정되어야 하는 최소 시간이며 위반하면 오캡처나 메타안정 상태가 생길 수 있습니다.

전파 지연은 입력 변화에서 출력 변화까지 걸리는 시간이며 가장 긴 임계 경로의 누적 지연이 최대 클록 주파수를 제한합니다.

메타안정성은 셋업 또는 홀드 위반으로 플립플롭이 0과 1 사이에 일시적으로 머무는 상태이며 보통 2단 동기화기로 위험을 낮춥니다.

동기화기는 보통 두 단계 플립플롭으로 신호를 다른 클록 도메인에 안전하게 전달하고 메타안정 상태의 전파 확률을 낮춥니다.

클록 도메인 교차는 서로 관련 없는 클록 영역 사이에서 신호를 옮기는 작업이며 동기화기, 비동기 FIFO, 핸드셰이크 등을 사용합니다.

팬아웃은 한 출력이 구동하는 게이트 입력 수이며 부하가 너무 많으면 정전용량이 늘어 신호와 타이밍이 악화됩니다.

CMOS는 NMOS와 PMOS를 상보 구조로 결합해 정상 상태 전류를 매우 낮춘 현대 집적회로의 주류 기술입니다.

주파수 분주는 빠른 클록에서 느린 클록을 만들며 T 플립플롭은 2분주, n비트 이진 카운터는 2ⁿ분주를 수행합니다.