Digital Logic Lab – Referenz
Alle dokumentierten Komponenten mit ihrer Darstellung im Simulator.
61 Komponenten aus 10 Familien. Suchen Sie nach Name, Symbol oder Ihrem Schaltungsvorhaben.
Suchergebnisse
61 Komponenten
Eingabe / Ausgabe
7 Komponenten
EingangsschalterVerwenden Sie den Eingangsschalter als manuelle Ein-Bit-Quelle im DigiSim Logic Lab. Jeder Klick schaltet seinen aktiv getriebenen Ausgang für kontrollierte Schaltungsexperimente zwischen LOW (0) und HIGH (1) um.
TaktgeberVerwenden Sie den Taktgeber von DigiSim als periodische digitale Quelle für sequentielle Schaltungen. Er erzeugt eine LOW/HIGH-Wellenform mit 50% Tastgrad bei einer einstellbaren Simulationsfrequenz von 0.1–20 Hz.
KonstanteVerwenden Sie das Konstantenbauteil im DigiSim Logic Lab als feste, aktiv getriebene HIGH-Quelle (1). Es ist eine logische Quelle und keine modellierte Versorgungsschiene oder ein Pull-up-Widerstand.
Konstante NullVerwenden Sie Konstante Null als feste, aktiv getriebene LOW-Quelle (0) im DigiSim Logic Lab. Sie stellt einen Logikwert dar, kein Modell einer elektrischen Masse oder eines Pull-down-Widerstands.
AusgangsleuchteVerwenden Sie die Ausgangsleuchte mit einem Eingang, um einen digitalen Knoten zu prüfen. Die Anzeige leuchtet bei HIGH und ist bei LOW aus, ohne die simulierte Schaltung zu belasten oder zu treiben.
ZiffernanzeigeVerwenden Sie die Ziffernanzeige mit vier Eingängen zur Darstellung eines Hexadezimalzeichens von 0–F. Das Bauteil interpretiert A0–A3 als vorzeichenloses Nibble mit A0 als niederwertigstem Bit.
SiebensegmentanzeigeSteuern Sie die Siebensegmentanzeige über die aktiv-HIGH-Eingänge a–g und DP. Jeder Eingang steuert ein Anzeigesegment, sodass das Bauteil Ziffern oder eigene Muster darstellen kann.Logikgatter
10 Komponenten
UND-Gatter (AND)Das UND-Gatter mit zwei Eingängen implementiert die boolesche Konjunktion: Sein Ausgang ist nur dann HIGH, wenn beide abgetasteten Eingänge HIGH sind. Verwenden Sie es, um gleichzeitig geltende logische Bedingungen zu verknüpfen.
ODER-Gatter (OR)Das ODER-Gatter mit zwei Eingängen implementiert das inklusive boolesche ODER: Sein Ausgang ist HIGH, wenn einer oder beide abgetasteten Eingänge HIGH sind, und nur dann LOW, wenn beide LOW sind.
NICHT-Gatter (NOT)Das NICHT-Gatter mit einem Eingang implementiert die boolesche Komplementbildung: Es treibt HIGH bei abgetastetem LOW und LOW bei abgetastetem HIGH.
PufferDigiSims Puffer mit einem Eingang gibt den abgetasteten Logikwert als aktiv getriebenen Ausgang wieder. Sein Funktionsmodell berechnet weder elektrische Treiberstärke, Strom, Belastung noch Flankensteilheit.
NAND-GatterDas NAND-Gatter mit zwei Eingängen implementiert das Komplement von AND. NAND ist funktional vollständig, sodass jede boolesche Funktion ausschließlich mit NAND-Gattern dargestellt werden kann.
NOR-GatterDas NOR-Gatter mit zwei Eingängen implementiert das Komplement von OR. NOR ist funktional vollständig und kann durch kreuzgekoppelte Rückkopplung auch ein aktiv-HIGH-SR-Latch bilden.
XOR-GatterDas XOR-Gatter mit zwei Eingängen gibt HIGH aus, wenn seine abgetasteten Eingänge verschieden sind. Es bildet die Summenfunktion eines Halbaddierers und ist ein Baustein für Parität und gesteuerte Invertierung.
XNOR-GatterDas XNOR-Gatter mit zwei Eingängen ist das Komplement von XOR und gibt HIGH aus, wenn seine abgetasteten Eingänge gleich sind. Verknüpfen Sie bitweise XNOR-Ergebnisse mit AND, um Wortgleichheit zu prüfen.
Tristate-PufferVerwenden Sie DigiSims aktiv-HIGH-Dreizustandspuffer, um bei Freigabe LOW oder HIGH zu treiben und bei Sperrung den Ausgang auf hochohmig (Z) freizugeben.
8-Bit-Tristate-PufferVerwenden Sie den aktiv-HIGH-8-Bit-Dreizustandspuffer, um D0–D7 gemeinsam nach Y0–Y7 durchzuschalten. Beim Deaktivieren von EN werden alle acht Ausgänge für die gemeinsame Busnutzung auf Z freigegeben.Multiplexer / Demultiplexer
6 Komponenten
2-zu-1-MultiplexerVerwenden Sie den kombinatorischen 2-zu-1-Multiplexer, um I0 oder I1 nach Y zu leiten. S=0 wählt I0, S=1 wählt I1.
4-zu-1-MultiplexerVerwenden Sie den kombinatorischen 4-zu-1-Multiplexer, um einen der Eingänge I0–I3 auf einen einzigen Ausgang zu leiten. S1S0 wählt entsprechend die Eingänge 00 bis 11.
8-zu-1-MultiplexerVerwenden Sie den kombinatorischen 8-zu-1-Multiplexer, um einen der Eingänge I0–I7 auf seinen Ausgang zu leiten. Drei Auswahleingänge codieren den Index des gewählten Eingangs.
1-zu-2-DemultiplexerVerwenden Sie den kombinatorischen 1-zu-2-Demultiplexer, um D bei S=0 nach Y0 oder bei S=1 nach Y1 zu leiten, während der nicht gewählte Ausgang LOW treibt.
1-zu-4-DemultiplexerVerwenden Sie den 1-zu-4-Demultiplexer, um D auf einen der Ausgänge Y0–Y3 zu leiten. Zwei Auswahleingänge wählen das Ziel; jeder nicht gewählte Ausgang bleibt LOW.
1-zu-8-DemultiplexerVerwenden Sie den 1-zu-8-Demultiplexer, um D auf einen der Ausgänge Y0–Y7 zu leiten. Drei Auswahleingänge wählen das Ziel, während alle nicht gewählten Ausgänge LOW bleiben.Encoder / Decoder
5 Komponenten
4-zu-2-PrioritätscodiererVerwenden Sie DigiSims 4-zu-2-Prioritätsencoder, um den aktiven Eingang mit der höchsten Nummer als Zwei-Bit-Wert zu codieren. Eingang 3 besitzt die höchste Priorität.
8-zu-3-PrioritätscodiererVerwenden Sie DigiSims 8-zu-3-Prioritätsencoder, um den aktiven Eingang mit der höchsten Nummer als Drei-Bit-Wert zu codieren. Eingang 7 besitzt die höchste Priorität.
2-zu-4-DecodiererVerwenden Sie den kombinatorischen 2-zu-4-Decoder, um einen vorzeichenlosen Zwei-Bit-Eingang in vier aktiv-HIGH-One-hot-Ausgänge umzuwandeln.
3-zu-8-DecodiererVerwenden Sie den kombinatorischen 3-zu-8-Decoder, um einen vorzeichenlosen Drei-Bit-Eingang für Auswahllogik in acht aktiv-HIGH-One-hot-Ausgänge umzuwandeln.
BCD-zu-7-Segment-DecodiererVerwenden Sie DigiSims kombinatorischen BCD-zu-7-Segment-Decoder, um A0–A3 auf die aktiv-HIGH-Segmentausgänge a–g abzubilden. Dezimale Eingaben 0–9 zeigen Ziffern; Eingaben 10–15 werden dunkelgeschaltet.Arithmetik
8 Komponenten
HalbaddiererVerwenden Sie den kombinatorischen Halbaddierer, um die Ein-Bit-Eingänge A und B zu addieren. Die Summe ist A XOR B, der Übertrag A AND B; es gibt keinen Übertragseingang.
VolladdiererVerwenden Sie den kombinatorischen Volladdierer, um A, B und Cin zu addieren und ein Summenbit sowie Cout zu erzeugen. Die Verkettung von Cout mit Cin der nächsten Stufe ergibt einen breiteren Addierer.
4-Bit-AddiererVerwenden Sie DigiSims kombinatorischen 4-Bit-Addierer zur Berechnung von A[3:0] + B[3:0] + Cin. Als ein einzelnes funktionales Bauteil gibt er die unteren vier Summenbits und den vorzeichenlosen Cout aus.
8-Bit-AddiererVerwenden Sie DigiSims kombinatorischen 8-Bit-Addierer zur Berechnung von A[7:0] + B[7:0] + Cin. Als ein einzelnes funktionales Bauteil gibt er die unteren acht Summenbits und den vorzeichenlosen Cout aus.
4-Bit-GrößenkomparatorVerwenden Sie den kombinatorischen 4-Bit-Größenkomparator, um A[3:0] und B[3:0] als vorzeichenlose Werte zu vergleichen. Bei definierten Eingängen ist genau einer der Ausgänge A>B, A=B und A<B HIGH.
8-Bit-GrößenkomparatorVerwenden Sie den kombinatorischen 8-Bit-Größenkomparator, um zwei Bytes als vorzeichenlose Werte zu vergleichen. Er treibt die gegenseitig ausschließenden Ausgänge A>B, A=B und A<B.
4-Bit-ALUVerwenden Sie DigiSims kombinatorische 4-Bit-ALU für ADD, SUB, AND, OR, XOR, NOT A, SHL A und logisches SHR A. Sie treibt R0–R3 sowie Zero, Carry, Negative und Overflow.
8-Bit-ALUVerwenden Sie DigiSims kombinatorische 8-Bit-ALU für ADD, SUB, AND, OR, XOR, NOT A, SHL A und logisches SHR A, mit aktiv-HIGH-OE und vier Statusausgängen.Speicher
9 Komponenten
SR-LatchVerwenden Sie DigiSims aktiv-HIGH-SR-Latch zur Speicherung eines Bits. S=1,R=0 setzt Q; S=0,R=1 setzt Q zurück; S=R=0 hält den Zustand; S=R=1 erzeugt aktiv getriebene unbekannte Ausgänge.
D-LatchVerwenden Sie DigiSims aktiv-HIGH-D-Latch als pegelsensitiven Ein-Bit-Speicher. Q und Q-quer folgen D bei EN=1 und behalten bei EN=0 den zuletzt erfassten Zustand; es gibt keinen Takt- oder Rücksetzeingang.
D-FlipflopVerwenden Sie DigiSims D-Flipflop mit positiver Flanke, um D zu erfassen und Q/Q-quer zu treiben. Aktiv-HIGH-asynchrone PRE und CLR übersteuern den Takt; bei gleichzeitigem HIGH hat CLR Vorrang.
JK-FlipflopVerwenden Sie DigiSims JK-Flipflop mit positiver Flanke für Halten, Setzen, Rücksetzen und Umschalten. Aktiv-HIGH-asynchrone PRE und CLR sind vorhanden, mit Vorrang für CLR.
T-FlipflopVerwenden Sie DigiSims T-Flipflop mit positiver Flanke, um bei T=0 zu halten und bei T=1 umzuschalten. Sein aktiv-HIGH-asynchrones CLR erzwingt Q=LOW und Q-quer=HIGH.
Register (4 Bit)Verwenden Sie DigiSims 4-Bit-Register, um D0–D3 bei LD=1 an einer steigenden CLK-Flanke zu erfassen. Aktiv-HIGH-CLR löscht asynchron; Q0–Q3 werden immer getrieben.
Register (8 Bit)Verwenden Sie DigiSims 8-Bit-Register, um D0–D7 bei LD=1 an einer steigenden CLK-Flanke zu erfassen. CLR ist asynchron und aktiv HIGH; OE steuert die Dreizustandsausgänge Q0–Q7.
Schieberegister (4 Bit)Verwenden Sie DigiSims 4-Bit-Schieberegister für paralleles Laden oder bidirektionales serielles Schieben an der steigenden Flanke. S/L=1 lädt D0–D3; S/L=0 schiebt entsprechend DIR.
8-Bit-SchieberegisterVerwenden Sie DigiSims 8-Bit-Schieberegister für paralleles Laden oder bidirektionales serielles Schieben an der steigenden Flanke. S/L=1 lädt D0–D7; S/L=0 schiebt entsprechend DIR.Zähler
3 Komponenten
Zähler (4 Bit)Verwenden Sie DigiSims binären Aufwärtszähler mit fester Breite von 4 Bit zum Zählen modulo 16. Bei EN=1 erhöht er den Zählerstand an der steigenden CLK-Flanke; CLR=1 setzt ihn asynchron zurück.
8-Bit-ZählerVerwenden Sie DigiSims Aufwärtszähler mit fester Breite von 8 Bit zum Zählen modulo 256. Bei EN=1 erhöht er den Zählerstand an der steigenden CLK-Flanke, CLR=1 setzt ihn asynchron zurück, und LD bleibt reserviert.
Programmzähler (8 Bit)Mit DigiSims 8-Bit-Programmzähler können Sie eine Adresse halten, erhöhen oder synchron laden. RST wirkt asynchron; OE steuert die Tristate-Ausgänge A0–A7.Fortgeschritten
9 Komponenten
BefehlsregisterMit DigiSims 8-Bit-Befehlsregister übernehmen Sie bei LD=1 die Eingänge I0–I7 an einer steigenden CLK-Flanke. Das untere Nibble treibt stets die Opcode-Ausgänge; A_OE gibt die Adressausgänge des oberen Nibbles frei.
SteuerwerkMit DigiSims fester 8-Bit-CPU-Steuereinheit dekodieren Sie einen Opcode im unteren Nibble und erzeugen Datenpfad-Steuersignale in den Zuständen FETCH, DECODE, EXECUTE und STORE.
Assembler-ProgrammladerMit dem Assembler-Programmlader assemblieren Sie die unterstützte Ein-Byte-Befehlssyntax und übertragen die resultierenden Bytes über explizite Adress-, Daten- und Steuerpins ins RAM.
FlagregisterMit DigiSims Flag-Register übernehmen Sie bei LD=1 die Eingänge Z, C, N und V an einer steigenden CLK-Flanke. Der aktive HIGH-Eingang CLR setzt alle vier gespeicherten Ausgänge asynchron zurück.
AkkumulatorVerwenden Sie DigiSims 8-Bit-Akkumulator als getaktetes Byte-Register mit aktivem HIGH-Eingang LD, asynchronem CLR und Tristate-Ausgängen, die über den aktiven HIGH-Eingang OE gesteuert werden.
RAM (Speicher mit wahlfreiem Zugriff)Verwenden Sie DigiSims festes 256 × 8 RAM mit synchronen Schreibvorgängen an der steigenden Flanke, asynchronen Lesevorgängen und Tristate-Ausgängen Q0–Q7. CS, WE und OE sind aktiv HIGH.
ROM (Nur-Lese-Speicher)Verwenden Sie DigiSims festes 256 × 8 ROM als asynchronen Tristate-Programm- oder Tabellenspeicher. CS und OE sind aktiv LOW; die Schaltung besitzt keine Schreibschnittstelle für die Laufzeit.
Speicheradressregister (MAR)Mit DigiSims 8-Bit-Speicheradressregister übernehmen Sie bei LD=1 die Eingänge D0–D7 an einer steigenden CLK-Flanke und geben den gespeicherten Wert kontinuierlich an A0–A7 aus.
8-Bit-DatenbusMit DigiSims 8-Bit-Datenbusblock bilden Sie die acht aufgelösten Buseingänge D0–D7 auf Q0–Q7 ab. Dabei bleiben LOW, HIGH, unbekanntes X und freigegebenes Z für jedes Bit erhalten.Visualisierung
3 Komponenten
2-Kanal-OszilloskopMit dem 2-Kanal-Oszilloskop von DigiSim Logic Lab untersuchen Sie digitale LOW-, HIGH-, X- und Z-Übergänge über der Simulatorzeit, ohne die Schaltung zu treiben.
8-Kanal-OszilloskopMit dem 8-Kanal-Oszilloskop von DigiSim Logic Lab untersuchen Sie acht digitale Spuren, Busse und Steuerfolgen mit ereigniszeitbasierter Erfassung und konfigurierbarer Triggerung.