Digital Logic Lab · 템플릿
회로 템플릿
디지털 논리 설계 워크플로우를 가속화하는 전문가용 회로 템플릿
주요 템플릿
디지털 회로 구축에 필수적인 인기 템플릿들을 확인해 보세요
AND 게이트 보안 시스템
AND 게이트로 만든 실용적인 보안 시스템을 통해 디지털 논리의 기초를 배웁니다.열기
버퍼 팬아웃 비교
각각 5개 부하를 직접 구동하는 구성과 버퍼를 거쳐 구동하는 구성을 논리 수준에서 비교합니다. 비반전 버퍼의 배치를 설명하지만 구동 능력, 정전용량 및 타이밍은 모델링하지 않습니다.열기
다중 스위치 OR 게이트 시스템
여러 OR 게이트로 조명 시스템을 제어합니다. 어느 스위치든 램프를 켤 수 있어 병렬 제어 시스템을 이해하기에 좋습니다.열기
NOT 게이트 신호 반전기
신호 반전을 보여 주는 간단한 NOT 게이트 데모입니다. 입력이 High이면 출력은 Low가 되고 그 반대도 성립하는 기본 논리 반전 개념을 배웁니다.열기
OR 게이트 경보 시스템
OR 게이트를 사용하는 다중 센서 경보입니다. 어느 센서든 활성화되면 경보가 울리며 OR 게이트가 여러 트리거 원천을 지원하는 방식을 배웁니다.열기
OR 게이트 탐험
인터랙티브 OR 게이트 데모입니다. 시각적 피드백으로 OR 게이트의 동작을 배우고 어떤 입력이든 출력을 활성화할 수 있음을 확인합니다.열기논리 기초
2
파생 게이트
6
4비트 비동기 리플 카운터(T형 플립플롭)
직렬 연결된 T형 플립플롭으로 0000부터 1111(0~15)까지 셉니다. 각 플립플롭이 다음 플립플롭을 트리거해 ‘리플’ 효과를 만들며, 이진 출력은 Bit3 Bit2 Bit1 Bit0(MSB에서 LSB 순)입니다.열기
간단한 차이 감지기
NOT 게이트를 포함한 기본 XOR 차이 감지기입니다. 배타적 OR 로직을 사용한 변화 감지를 간단히 소개합니다.열기
NAND 게이트 범용 로직
NAND 게이트의 범용성을 보여 주는 데모입니다. NAND로 다른 논리 함수를 구현하는 방법을 배우며 디지털 설계를 이해하는 데 필수적입니다.열기
NOR 게이트 범용 로직
NOR 게이트의 범용성을 보여 주는 데모입니다. NOR 게이트로 다른 논리 함수를 만드는 방법을 탐구하며 NAND 범용 로직과 짝을 이룹니다.열기
XOR 및 XNOR 게이트 탐험
XOR 및 XNOR 게이트를 종합적으로 보여 주는 데모입니다. 배타적 OR 로직과 그 보수를 배우며 차이 감지와 패리티를 이해하는 데 필요한 기초를 익힙니다.열기
XOR 차이 감지기
오실로스코프 시각화를 지원하는 XOR 기반 멀티비트 차이 감지기입니다. XOR 게이트가 입력 사이의 변화를 감지하는 방식을 배웁니다.열기조합 논리
27
1-to-2 디멀티플렉서
하나의 입력을 두 출력으로 라우팅하는 기본 디멀티플렉서입니다. 데이터 분배와 주소 지정 개념을 배웁니다.열기
1-to-4 디멀티플렉서
주소 선택 기능이 있는 4출력 디멀티플렉서입니다. 주소 디코딩과 데이터 분배를 보여 줍니다.열기
1-to-8 디멀티플렉서
3비트 주소 선택 기능이 있는 8출력 디멀티플렉서입니다. 복잡한 시스템을 위한 고급 데이터 라우팅을 다룹니다.열기
1비트 반가산기
숫자 디스플레이와 XOR 및 AND 게이트를 사용한 기본 1비트 덧셈입니다. 이진 산술과 캐리 생성을 배웁니다.열기
1비트 전가산기 컴포넌트
캐리 입력과 출력을 갖춘 단일 전가산기 컴포넌트입니다. 멀티비트 산술 회로의 기반을 제공합니다.열기
2-to-1 멀티플렉서
선택 제어 기능이 있는 기본 2입력 멀티플렉서입니다. 데이터 선택과 라우팅 회로의 기반을 제공합니다.열기
2-to-4 디코더
4개의 출력 라인을 만드는 2비트 디코더입니다. 메모리와 장치 선택을 위한 주소 디코딩을 배웁니다.열기
2비트 이진 가산기
캐리 전파를 포함한 2비트 이진 덧셈입니다. 기본 게이트와 캐리 체인을 사용한 멀티비트 산술을 보여 줍니다.열기
2비트 전가산기 체인
캐리 전파를 포함한 2비트 전가산기입니다. 멀티비트 산술을 위해 전가산기를 연결하는 방법을 배웁니다.열기
3-to-8 디코더
8개의 출력을 갖는 3비트 디코더입니다. 대형 메모리와 입출력 시스템을 위한 고급 주소 디코딩을 다룹니다.열기
3비트 이진 가산기
3비트 가산기를 만들며 전가산기, 캐리 전파, 이진 산술을 이해합니다.열기
4-to-1 멀티플렉서
2비트 선택 기능이 있는 4입력 멀티플렉서입니다. 다중 입력 데이터 라우팅과 선택 로직을 배웁니다.열기
4-to-2 우선순위 인코더
4개 입력 중 우선순위가 가장 높은 활성 입력을 2비트 이진 인덱스로 인코딩합니다. 표시된 회로에는 유효 출력이 없으므로 I0가 활성인 상태와 활성 입력이 없는 상태가 모두 00으로 표시됩니다.열기
4비트 크기 비교기 — 레거시 항목
템플릿 125와 같은 4비트 크기 비교기 설계를 가리키는 레거시 카탈로그 항목으로, 해당 경로가 리디렉션될 때까지 유지됩니다.열기
8-to-1 멀티플렉서
3비트 선택 기능이 있는 8입력 멀티플렉서입니다. 고급 디지털 시스템을 위한 복잡한 데이터 라우팅을 다룹니다.열기
8-to-3 우선순위 인코더
8개 입력 중 우선순위가 가장 높은 활성 입력을 3비트 이진 인덱스로 인코딩합니다. 표시된 회로에는 유효 출력이 없으므로 I0가 활성인 상태와 활성 입력이 없는 상태가 모두 000으로 표시됩니다.열기
디지털 잠금 보안 시스템
NOT 및 AND 게이트를 사용하는 고급 보안 시스템입니다. 특정 조합을 입력해야 잠금이 해제되며 복잡한 부울 대수 구현을 보여 줍니다.열기
반가산기 컴포넌트 데모
숫자 디스플레이를 포함한 반가산기 컴포넌트 데모입니다. 디지털 설계에서 패키지형 산술 컴포넌트를 소개합니다.열기
반감산기
한 비트에서 다른 비트를 빼 차이 비트와 빌림 비트를 생성합니다. 반가산기와 대응되는 회로입니다.열기
복합 논리 회로 데모
XNOR, AND와 다양한 상수를 사용하는 고급 다중 게이트 회로입니다. 고급 학습자를 위한 복잡한 부울 대수 구현을 보여 줍니다.열기
스마트 로봇 의사 결정 로직
여러 게이트 유형을 사용하는 복합 의사 결정 회로입니다. 센서, NOT 게이트, AND 게이트와 OR 게이트로 지능적인 동작을 구현하는 로봇 로직을 보여 줍니다.열기
이진수 분석기
3비트 이진수를 분석하는 다중 게이트 회로입니다. NOT, AND, OR, XOR 게이트로 이진 데이터의 패턴과 특성을 감지합니다.열기
이진수-그레이 코드 변환기
4비트 이진수를 인접한 값이 정확히 한 비트만 다른 그레이 코드로 변환합니다. 각 그레이 비트는 인접한 이진 비트의 XOR입니다.열기
전감산기
두 비트와 입력 빌림을 빼 차이와 출력 빌림을 생성합니다. 여러 개를 연결해 멀티비트 감산기를 만들 수 있습니다.열기
캐리가 있는 전가산기
반가산기와 OR 게이트를 사용하는 전가산기 회로입니다. 캐리 입력 처리와 완전한 산술 연산을 배웁니다.열기
패리티 생성기 및 검사기
XOR 트리로 4개 데이터 비트의 짝수 패리티 비트를 생성한 뒤, 수신된 패리티 비트를 검사해 단일 비트 전송 오류를 감지합니다.열기
TV 채널 선택기 MUX
TV 채널을 선택하는 4-to-1 멀티플렉서입니다. 실제 응용에 사용되는 멀티플렉서 로직으로 데이터 라우팅과 선택을 배웁니다.열기출력 및 표시
3
순차 논리
7
기본 D 래치
데이터와 활성화 입력을 갖춘 간단한 D 래치입니다. 디지털 메모리 저장과 투명 래치 동작을 소개합니다.열기
시퀀스 감지기(101)
직렬 입력을 감시하다가 겹치는 패턴 1-0-1이 나타나는 순간 출력을 켜는 유한 상태 머신입니다. 두 D 플립플롭이 상태를 유지하고 간단한 로직이 다음 상태와 Mealy 출력을 계산합니다.열기
에지 트리거 D 플립플롭
에지 트리거 동작을 보여 주는 D 플립플롭입니다. 에지 트리거 저장과 레벨 트리거 저장의 차이를 배웁니다.열기
에지 트리거 JK 플립플롭
상승 클록 에지에서의 유지, 리셋, 세트 및 토글 동작과 비동기 preset 및 clear를 관찰합니다. 패키지형 프리미티브는 내부의 마스터-슬레이브 구현 여부를 드러내지 않습니다.열기
오실로스코프가 있는 D 래치
오실로스코프로 시각화하는 D 래치 타이밍 분석입니다. 셋업 시간, 홀드 시간과 전파 지연을 학습합니다.열기
클록 기반 건널목 신호등
클록과 NOT 게이트를 사용하는 철도 건널목 신호등입니다. 타이밍 회로와 교대 출력을 배우며 순차 타이밍을 소개합니다.열기
SR 래치 데모
S 및 R 입력을 갖는 세트-리셋 래치입니다. 교차 결합 게이트와 쌍안정 동작을 사용한 기본 메모리 저장을 배웁니다.열기메모리 시스템
18
3비트 업/다운 카운터
방향 입력에 따라 증가 또는 감소하는 동기식 3비트 카운터입니다. T 플립플롭이 조합 제어 로직에 따라 토글되어 모든 비트가 같은 클록 에지에서 바뀝니다.열기
4비트 링 카운터
네 개의 D 플립플롭을 고리로 연결합니다. Preset 입력이 하나의 1(상태 1000)을 로드하고, 각 클록 펄스가 그 1을 고리 안에서 이동시켜 원-핫 순서를 만듭니다.열기
4비트 시프트 레지스터
이 회로는 4비트 직렬 입력·병렬 출력(SIPO) 시프트 레지스터입니다. 데이터를 한 번에 1비트씩 직렬로 받아 저장하며, 저장된 네 비트를 동시에 병렬로 읽을 수 있습니다. 즉 데이터를 직렬 형식에서 병렬 형식으로 변환합니다.열기
4비트 이진 카운터
시각적 출력 램프가 있는 인터랙티브 4비트 이진 카운터입니다. 이진 카운팅 순서와 클록 기반 동작을 배우며 이진수 0부터 15까지 세어 보세요.열기
4비트 존슨 카운터
마지막 플립플롭의 반전 출력을 첫 번째 플립플롭에 연결하는 트위스트 링 카운터입니다. 네 플립플롭으로 8개의 고유 상태를 생성합니다.열기
4비트 PIPO 레지스터
병렬 입력·병렬 출력 레지스터입니다. 하나의 클록을 공유하는 네 D 플립플롭이 네 입력 비트를 동시에 받아 유지합니다.열기
4비트 PISO 시프트 레지스터
네 비트를 병렬로 로드하고(Load = 1), 이후 하나의 직렬 라인으로 클록마다 한 비트씩 내보냅니다(Load = 0). 직렬 송신기의 핵심인 병렬 입력·직렬 출력 변환기입니다.열기
4비트 SISO 시프트 레지스터
오실로스코프를 포함한 직렬 입력·직렬 출력 시프트 레지스터입니다. 데이터 시프트와 직렬 통신 개념을 배웁니다.열기
8비트 SIPO 시프트 레지스터
듀얼 오실로스코프를 포함한 8비트 직렬 입력·병렬 출력 시프트 레지스터입니다. 고급 직렬-병렬 데이터 변환을 다룹니다.열기
기본 RAM 메모리 시스템
프로그램 로더와 클록 제어를 포함한 RAM 메모리입니다. 램덤 액세스 메모리의 동작과 주소 지정을 소개합니다.열기
디스플레이가 있는 4비트 카운터
디지털 디스플레이와 오실로스코프 타이밍을 갖춘 4비트 카운터입니다. 카운터 동작과 숫자 표시 시스템을 배웁니다.열기
레지스터 데이터 전송 시스템
CPU가 레지스터 사이에서 데이터를 옮기고 전송을 조정하는 방법을 살펴봅니다.열기
레지스터 로드 제어 데모
로드 제어와 멀티플렉싱 입력 선택 기능을 갖춘 레지스터입니다. 조건부 데이터 로드와 레지스터 제어 신호를 배웁니다.열기
리셋이 있는 모듈로-N 카운터
리셋 로직을 갖춘 프로그래밍 가능한 모듈로-N 카운터입니다. 사용자 정의 카운팅 순서와 카운터 설계 기법을 배웁니다.열기
제어 기능이 있는 8비트 카운터
로드, 활성화와 클리어 제어를 갖춘 8비트 카운터입니다. 듀얼 디스플레이 출력을 사용한 고급 카운터 동작을 다룹니다.열기
주소 제어가 있는 RAM
주소와 데이터 제어 스위치를 갖춘 확장 RAM 시스템입니다. 고급 메모리 동작과 데이터 저장 개념을 다룹니다.열기
클록이 있는 4비트 레지스터
병렬 로드와 클록을 갖춘 기본 4비트 레지스터입니다. 타이밍 분석을 포함한 디지털 시스템 데이터 저장의 기반을 제공합니다.열기
T 플립플롭 주파수 분주기
주파수 분주를 구현하는 토글 플립플롭 체인입니다. 타이밍 회로에서 T 플립플롭이 클록 주파수를 나누는 방법을 배웁니다.열기CPU 컴포넌트
7
4비트 ALU 데모
산술 및 논리 연산을 수행하는 완전한 4비트 ALU입니다. CPU 설계를 위한 고급 조합 논리 회로를 다룹니다.열기
8비트 직렬 송수신기
송신 및 수신 시프트 레지스터를 갖춘 완전한 직렬 통신 시스템입니다. UART 방식의 데이터 전송을 배웁니다.열기
8비트 ALU 시스템
덧셈, 뺄셈, 비트 논리 연산을 수행하는 8비트 산술 논리 장치를 만듭니다.열기
순차 명령어 실행기
명령어를 차례로 인출하고 해독하고 실행하는 프로세서 회로를 종합 프로젝트로 만듭니다.열기
CPU 플래그 레지스터
조건 코드 입력을 갖춘 프로세서 플래그 레지스터입니다. CPU 설계에서 상태 플래그 동작과 조건 테스트를 배웁니다.열기
Intel 4004에서 착안한 4비트 CPU
1971년 Intel 4004에서 착안한 작동 가능한 4비트 교육용 CPU이며 에뮬레이터가 아닙니다. 독자적인 저장 프로그램이 반복 덧셈으로 4 × 3을 계산하며 FETCH → DECODE → EXECUTE → STORE를 거치고, 곱 디스플레이가 0 → 4 → 8 → 12를 표시한 뒤 CPU가 정지합니다.열기