Laboratorio lógico · Plantillas
Plantillas de circuitos
Circuitos de referencia para analizar, ejecutar y adaptar diseños de lógica digital
Plantillas destacadas
Plantillas populares y esenciales para construir circuitos digitales
Sistema de seguridad con puertas AND
Sistema de seguridad práctico construido con puertas AND para estudiar los fundamentos de la lógica digital.Abrir
Demostración de fan-out con búfer
Compara, en el nivel booleano, la conexión directa y mediante búfer de cinco cargas. Muestra la ubicación de un búfer no inversor, pero no modela la capacidad de excitación, la capacitancia ni la temporización.Abrir
Sistema OR con múltiples interruptores
Varias puertas OR controlan un sistema de iluminación en el que cualquier interruptor puede encender las luces. Ilustra los sistemas de control en paralelo.Abrir
Inversor de señal con puerta NOT
Demostración de la inversión lógica mediante una puerta NOT: una entrada de nivel alto produce una salida de nivel bajo y viceversa.Abrir
Sistema de alarma con puertas OR
Alarma multisensor implementada con puertas OR. La activación de cualquier sensor dispara la alarma y muestra cómo combinar varias fuentes de activación.Abrir
Explorador de puertas OR
Demostración interactiva de una puerta OR con respuesta visual: cualquiera de las entradas puede activar la salida.AbrirFundamentos de lógica
2
Búfer triestado de un bit
Búfer triestado básico con control de habilitación. Introduce el estado de alta impedancia y el uso compartido de buses en sistemas digitales.Abrir
Cofre del tesoro con tres puertas AND
Un cofre con tres llaves muestra el funcionamiento de puertas AND en cascada. Las tres llaves deben estar activas para abrirlo, lo que permite examinar la combinación de varias puertas.AbrirPuertas derivadas
6
Contador asíncrono de 4 bits (biestables T)
Cuenta de 0000 a 1111 (0–15) mediante biestables T en cascada. Cada biestable activa el siguiente y produce una propagación asíncrona. La salida binaria se muestra como Bit3 Bit2 Bit1 Bit0, de MSB a LSB.Abrir
Detector de diferencias sencillo
Detector básico de diferencias basado en XOR y una puerta NOT. Introduce la detección de cambios mediante la función OR exclusiva.Abrir
Detector de diferencias XOR
Detección de diferencias multibit mediante puertas XOR, con visualización en el osciloscopio. Permite comprobar cómo XOR identifica discrepancias entre entradas.Abrir
Explorador de puertas XOR y XNOR
Demostración completa de las puertas XOR y XNOR, la función OR exclusiva y su complemento. Permite estudiar la detección de diferencias y la paridad.Abrir
Lógica universal con puerta NAND
Demostración de la propiedad universal de la puerta NAND y de cómo puede implementar otras funciones lógicas.Abrir
Lógica universal con puerta NOR
Demostración de la propiedad universal de la puerta NOR y de cómo permite construir otras funciones lógicas, como alternativa a la lógica universal NAND.AbrirLógica combinacional
27
Analizador de números binarios
Circuito de varias puertas que analiza números binarios de 3 bits. Utiliza puertas NOT, AND, OR y XOR para detectar patrones y propiedades de los datos.Abrir
Cadena de sumadores completos de 2 bits
Sumador completo de 2 bits con propagación del acarreo. Muestra cómo encadenar sumadores completos para realizar aritmética multibit.Abrir
Codificador de prioridad 4 a 2
Codifica como índice binario de 2 bits la entrada activa de mayor prioridad entre cuatro líneas. Como el circuito mostrado no incluye una salida de validez, I0 y la ausencia de entradas activas se representan ambos como 00.Abrir
Codificador de prioridad 8 a 3
Codifica como índice binario de 3 bits la entrada activa de mayor prioridad entre ocho líneas. Como el circuito mostrado no incluye una salida de validez, I0 y la ausencia de entradas activas se representan ambos como 000.Abrir
Comparador de magnitud de 4 bits — entrada heredada
Entrada heredada del catálogo para el mismo diseño de comparador de magnitud de 4 bits que la plantilla 125; se conserva hasta que se redirija su ruta.Abrir
Componente sumador completo de 1 bit
Componente sumador completo de 1 bit con acarreo de entrada y de salida. Constituye la base de los circuitos aritméticos multibit.Abrir
Convertidor de binario a código Gray
Convierte un número binario de 4 bits a código Gray, en el que los valores consecutivos difieren exactamente en un bit. Cada bit Gray se obtiene mediante la operación XOR de dos bits binarios adyacentes.Abrir
Decodificador 2 a 4
Decodificador de 2 bits que genera cuatro líneas de salida. Permite estudiar la decodificación de direcciones para seleccionar memorias y dispositivos.Abrir
Decodificador 3 a 8
Decodificador de 3 bits con ocho salidas para el direccionamiento de memorias y sistemas de E/S de mayor capacidad.Abrir
Demostración de circuito lógico complejo
Circuito avanzado de varias puertas que combina XNOR, AND y distintas constantes para implementar una función booleana compleja.Abrir
Demostración del componente semisumador
Demostración de un componente semisumador con visualizadores numéricos. Introduce el uso de componentes aritméticos integrados en el diseño digital.Abrir
Demultiplexor 1 a 2
Demultiplexor básico que dirige una entrada hacia una de dos salidas. Introduce la distribución de datos y el direccionamiento.Abrir
Demultiplexor 1 a 4
Demultiplexor de cuatro salidas con selección de dirección. Muestra la decodificación de direcciones y la distribución de datos.Abrir
Demultiplexor 1 a 8
Demultiplexor de ocho salidas con selección de dirección de 3 bits. Permite estudiar el encaminamiento de datos en sistemas complejos.Abrir
Generador y comprobador de paridad
Genera un bit de paridad par para cuatro bits de datos mediante un árbol XOR y comprueba un bit de paridad recibido para detectar errores de transmisión de un solo bit.Abrir
Lógica de decisión de robot inteligente
Circuito de decisión que combina sensores y puertas NOT, AND y OR para implementar el comportamiento de un robot.Abrir
Multiplexor 2 a 1
Multiplexor básico de dos entradas con una señal de selección. Constituye la base de los circuitos de selección y encaminamiento de datos.Abrir
Multiplexor 4 a 1
Multiplexor de cuatro entradas con selección de 2 bits. Permite estudiar la selección y el encaminamiento de datos con varias entradas.Abrir
Multiplexor 8 a 1
Multiplexor de ocho entradas con selección de 3 bits para encaminar datos en sistemas digitales avanzados.Abrir
Restador completo
Resta dos bits y un préstamo de entrada, y genera una diferencia y un préstamo de salida. Puede encadenarse para construir restadores multibit.Abrir
Selector MUX de canales de televisión
Un multiplexor 4 a 1 selecciona canales de televisión y muestra el encaminamiento y la selección de datos en una aplicación práctica.Abrir
Semirrestador
Resta un bit de otro y genera un bit de diferencia y un bit de préstamo. Es el circuito de sustracción equivalente al semisumador.Abrir
Semisumador de 1 bit
Suma binaria de 1 bit mediante puertas XOR y AND, con un visualizador de salida. Permite estudiar la suma y la generación del acarreo.Abrir
Sistema de seguridad con cerradura digital
Sistema de seguridad con puertas NOT y AND que solo se desbloquea con una combinación determinada. Muestra una implementación de lógica booleana compuesta.Abrir
Sumador binario de 2 bits
Suma binaria de 2 bits con propagación del acarreo. Muestra la aritmética multibit mediante puertas básicas y una cadena de acarreo.Abrir
Sumador binario de 3 bits
Construye un sumador de tres bits y comprende los sumadores completos, la propagación de acarreo y la aritmética binaria.Abrir
Sumador completo con acarreo
Sumador completo construido con dos semisumadores y una puerta OR. El segundo semisumador recibe la suma intermedia y la puerta OR combina los dos términos de acarreo.AbrirSalida y visualización
3
BCD a visualizador de 7 segmentos
Convierte un valor BCD de 4 bits en un dígito decimal mediante un decodificador BCD a 7 segmentos. Conecta la lógica de recuento con una representación legible.Abrir
Demostración básica de interruptor y luz
Conexiones directas entre interruptores e indicadores que muestran el funcionamiento básico de las entradas y salidas digitales. Es un punto de partida para explorar circuitos digitales.Abrir
Panel de control con múltiples interruptores
Varios pares independientes de interruptor e indicador luminoso permiten estudiar los conceptos básicos de entrada y salida digital. Sirve como base para circuitos más complejos.AbrirLógica secuencial
7
Biestable D activado por flanco
Biestable D que muestra el disparo por flanco y permite distinguirlo del almacenamiento sensible al nivel.Abrir
Biestable JK activado por flanco
Permite observar la retención, la puesta a cero, la puesta a uno y la conmutación en los flancos ascendentes, además del preset y el clear asíncronos. El componente encapsulado no permite determinar una implementación interna maestro-esclavo.Abrir
Demostración de latch SR
Latch SR con entradas S (Set) y R (Reset). Muestra el almacenamiento básico mediante puertas realimentadas y un estado biestable.Abrir
Detector de secuencia (101)
Máquina de estados finitos que analiza una entrada serie y activa la salida en cuanto aparece el patrón solapable 1-0-1. Dos biestables D conservan el estado y una red lógica calcula el estado siguiente y la salida de Mealy.Abrir
Latch D básico
Latch D sencillo con entradas de datos y habilitación. Introduce el almacenamiento digital y el funcionamiento de un latch transparente.Abrir
Latch D con osciloscopio
Análisis temporal de un latch D mediante un osciloscopio. Permite estudiar los tiempos de establecimiento y mantenimiento, y el retardo de propagación.Abrir
Luces de paso a nivel controladas por reloj
Luces alternas de un paso a nivel controladas por una señal de reloj y una puerta NOT. Introduce los circuitos temporizados y la lógica secuencial.AbrirSistemas de memoria
18
Contador ascendente/descendente de 3 bits
Contador síncrono de 3 bits que incrementa o decrementa según una entrada de dirección. La lógica combinacional controla los biestables T para que todos los bits cambien en el mismo flanco de reloj.Abrir
Contador binario de 4 bits
Contador binario interactivo de 4 bits con luces de salida. Aprende las secuencias de conteo binario y el funcionamiento controlado por reloj, de 0 a 15 en binario.Abrir
Contador de 4 bits con pantalla
Contador de 4 bits con visualizador numérico y análisis temporal mediante osciloscopio.Abrir
Contador de 8 bits con controles
Contador de 8 bits con controles de carga, habilitación y borrado, y dos visualizadores de salida.Abrir
Contador de anillo de 4 bits
Cuatro biestables D forman un bucle. La entrada Preset carga un único 1 (estado 1000) y cada pulso de reloj lo desplaza por el anillo, generando una secuencia one-hot.Abrir
Contador Johnson de 4 bits
Contador en anillo con realimentación invertida: la salida negada del último biestable alimenta el primero y genera ocho estados distintos con cuatro biestables.Abrir
Contador módulo N con reinicio
Contador programable módulo N con lógica de reinicio. Permite definir secuencias de recuento y estudiar técnicas de diseño de contadores.Abrir
Demostración del control de carga de registros
Registro con control de carga y selección multiplexada de la entrada. Permite estudiar la carga condicional de datos y las señales de control del registro.Abrir
Divisor de frecuencia con biestables T
Cadena de biestables T que divide la frecuencia. Permite comprobar cómo cada etapa divide la frecuencia del reloj en circuitos temporizados.Abrir
RAM con control de direcciones
Sistema RAM ampliado con interruptores de control de dirección y datos. Permite estudiar operaciones avanzadas de memoria y almacenamiento.Abrir
Registro de 4 bits con reloj
Registro básico de 4 bits con carga en paralelo y señal de reloj. Introduce el almacenamiento de datos y su análisis temporal en sistemas digitales.Abrir
Registro de desplazamiento de 4 bits
Registro de desplazamiento de 4 bits con entrada serie y salida en paralelo (SIPO). Recibe y almacena un flujo de datos bit a bit; una vez cargado, permite leer los cuatro bits simultáneamente y convierte así el formato serie en formato paralelo.Abrir
Registro de desplazamiento PISO de 4 bits
Carga cuatro bits en paralelo (Load = 1) y después los desplaza, uno por pulso de reloj, por una única línea serie (Load = 0). Es el conversor de entrada paralela y salida serie utilizado en transmisores.Abrir
Registro de desplazamiento SIPO de 8 bits
Registro de desplazamiento de 8 bits con entrada serie y salida en paralelo (SIPO), con dos osciloscopios. Muestra la conversión serie-paralelo.Abrir
Registro de desplazamiento SISO de 4 bits
Registro de desplazamiento con entrada y salida serie (SISO), observado mediante un osciloscopio. Introduce el desplazamiento de datos y la comunicación serie.Abrir
Registro PIPO de 4 bits
Registro con entrada y salida en paralelo (PIPO): cuatro biestables D comparten un reloj, capturan simultáneamente cuatro bits de entrada y conservan su estado.Abrir
Sistema básico de memoria RAM
Memoria RAM con cargador de programas y control de reloj. Introduce el funcionamiento y el direccionamiento de la memoria de acceso aleatorio.Abrir
Sistema de transferencia entre registros
Explora cómo una CPU mueve datos entre registros y coordina transferencias a nivel de registro.AbrirComponentes de CPU
7
Circuito de demostración de memoria ROM
Circuito interactivo de memoria ROM con generación secuencial de direcciones mediante un contador de programa de 8 bits, visualización del recuento binario de 0 a 15 y pruebas de selección de chip (CS) y habilitación de salida (OE). Permite estudiar el direccionamiento, la lógica triestado y las señales activas a nivel bajo.Abrir
CPU de 4 bits inspirada en el Intel 4004
CPU didáctica funcional de 4 bits inspirada en el Intel 4004 de 1971; no es un emulador. Su programa almacenado personalizado calcula 4 × 3 mediante sumas sucesivas y recorre FETCH → DECODE → EXECUTE → STORE; el visualizador del producto avanza por 0 → 4 → 8 → 12 antes de que la CPU se detenga.Abrir
Demostración de ALU de 4 bits
ALU completa de 4 bits que realiza operaciones aritméticas y lógicas. Es un circuito combinacional avanzado para el diseño de CPU.Abrir
Ejecutor secuencial de instrucciones
Construye como proyecto final un circuito de procesador que busca, decodifica y ejecuta instrucciones en secuencia.Abrir
Registro de banderas de CPU
Registro de banderas del procesador con entradas de código de condición. Permite estudiar los bits de estado y las pruebas condicionales en una CPU.Abrir
Sistema ALU de 8 bits
Construye una unidad aritmético-lógica de ocho bits para suma, resta y operaciones bit a bit.Abrir