참조: 3선식 4K × 12비트 코어 메모리 하위 시스템.문서의 구조와 동작 순서를 재구성합니다. 사진 기반 치수와 자기 응답 모델은 아래에 표시하며 특정 일련번호의 현존 조립체와 계측적으로 동일하다고 주장할 근거는 없습니다.
1. 역사적 조립체
참조 대상은 원래의평면 코어 보드와감지/억제 보드및X/Y 구동 보드회로입니다. David Gesswein의 사진은 주변 감지/억제 및 X/Y 보드를 식별합니다. 1973년 9월 정비 설명서는 3보드 구조를 문서화합니다. 선택한 범위는 이3보드 메모리 하위 시스템입니다. 프로세서, 전체 컴퓨터 섀시와 모든 회로의 트랜지스터 동작은 범위 밖입니다. 화면 조작이 주소·데이터·타이밍을 제공합니다. 워드당 데이터 12비트이며패리티 평면은 없습니다.
| 후보 | 문서 구조 | 선택 |
|---|
| 이전 4선식 메모리 | 4,096 × 12. 코어마다 X, Y, 감지, 억제의 독립 도선 4개이며 구동·감지 회로가 다릅니다. | 유용한 역사 비교입니다. 참조:4선식 전신 설명서, pp. 4-12–4-16. |
| 3선식 메모리 하위 시스템 | 4,096 × 12. 감지/억제 권선을 공유하는 3선식 일치 전류 메모리. | 선택됨.제조사 도표와 소유자의 고해상도 스캔이 동작·배치를 기록합니다. 참조:제조사 설명서, pp. 3-60–3-68. |
2. 근거·재구성 한계
문서화됨는 제조사 설명서에 서술·도해된 내용입니다.측정 추정는 소유자가 공개한 대략적인 측정·관찰입니다.공학적 근사는 설명 모델을 위해 선택한 값·구성입니다.
| 특성 | 기준 사양 | 근거 분류 |
|---|
| 용량 | 4,096워드 × 12비트 = 토로이드 코어 49,152개. 논리 비트 매트는 64 × 64입니다. X/Y는 매트 12개를 통과하며 전체 선택선마다 코어 768개를 지납니다. | 문서화됨
제조사 pp. 3-60, 3-62, 3-66. |
| 매트 물리 배치 | 4열 × 3비트 매트이며 각각 64열 × 32행 스트립 두 개입니다. 사용 커넥터를 위로 놓으면 매트 행은9 · 6 · 3 · 0, 10 · 7 · 4 · 1, 11 · 8 · 5 · 2. | 문서화됨
제조사 그림 3-37·3-38, pp. 3-67–3-68. |
| 주소·비트 순서 | X선은 수평으로 행을, Y선은 수직으로 열을 선택합니다. MA0–5는 X, MA6–11은 Y입니다. 제조사 비트 0이 최상위입니다. 8진 주소 표기는XXYY. | 문서화됨
제조사 pp. 3-73–3-78, 소유자 확대 사진. |
| 감지/억제 회로 | 비트마다 공유 권선 하나이며 양 끝은 차동 감지 회로, 센터 탭은 억제 드라이버에 연결됩니다. 발룬이 두 가지를 균형화하며 권선은 코어 스트립 사이에서 교차합니다. | 문서화됨
제조사 그림 3-36, pp. 3-65, 3-79, 3-85. 세부 배선은 스캔에서 재구성. |
| 코어·도선 치수 | 대략 코어 면적 0.0148 × 0.025 in(0.37592 × 0.635 mm), 재구성 행 피치 0.37592 mm와 열 피치 0.635 mm, 외경 0.022 in(0.5588 mm), 축방향 두께 0.007 in(0.1778 mm), 선 지름 약 0.003 in(0.0762 mm, 약 40 AWG). | 측정 추정
소유자 코어 보드 측정. 공장 공차가 아닙니다. 0.007 in는 두께이며 구멍 지름이 아닙니다. |
| 구멍·자기 형상 | 모델 구멍은 0.30 mm, 평균 자로 약 1.349 mm, 유효 직사각형 단면 약 0.0230 mm²입니다. 보드 외곽은 265 × 210 mm, 기판은 1.65 mm입니다. 접착층과 미세 간극은 추정입니다. | 공학적 근사
제조사 구멍 치수나 재료 사양은 확보하지 못했습니다. |
| PCB·재료 | 보드 윤곽, 주요 부품군, 커넥터, 매트와 특징적 배선은 도표·사진을 따릅니다. 정확한 좌표, 패턴, 공차, 에나멜, 접착제, 페라이트 표면·반사율은 사진 재구성입니다. | 공학적 근사
세 보드 사진은 참조이며 정확한 일련번호·날짜·동일 설치 세트로서의 출처는 미검증입니다. |
3. 자기·전기 모델
코어마다 잔류 자기 상태를 유지합니다. 부호 있는 X, Y, 공유 감지/억제 전류가 유효 자화력을 결정합니다. 시간 의존 히스테리시스 전환 법칙으로 자속 밀도를 진행하며 감지 신호는 자속 변화에서 다음 식으로 도출합니다:v = −N dΦ/dt와Φ = B A. 표본 게이트에서 필터 신호를 문턱과 비교합니다. 12비트 래치가 읽기·복원 주기에 공급하며 쓰기는 요청 워드로 대체합니다. 오실로스코프와 프로브도 같은 계산을 읽습니다.
| 매개변수 | 값·해석 | 근거 분류 |
|---|
| 선택 전류 | 공칭 X = 370 mA, Y = 370 mA입니다. 각각 반선택 전류이며 함께 선택 코어에 740 mA-turn을 제공합니다. 역사적 서미스터는 온도로 구동을 조정합니다. | 문서화됨
제조사 p. 4-21. |
| 억제 전류 | 공칭 340 mA입니다. 쓰기 방향에 반대로 가하면 선택 코어에 약 400 mA-turn이 남습니다. 모델은 340 mA를 균형 코어 가지별 전류로 해석합니다. | 공칭값은 문서, 가지 해석은 추론
제조사 pp. 4-22·3-85. 전원 의존성과 전체 아날로그 구동은 단순화. |
| 히스테리시스 | 잔류 자화Bᵣ = 0.190 T; 포화 척도Bₛ = 0.235 T; 전환 문턱NIc = 0.520 A-turn로부터Hc ≈ 385 A/m를 모델 자로에서 얻습니다. 가역 응답과 유한 전환 시간이 표시 루프를 만듭니다. | 공학적 근사
이 값은 반선택·억제 여유를 일관되게 만들며 원본 페라이트 실측 상수가 아닙니다. |
| 센스 증폭기 | SENSE ICG의 전형적 차동 이득은 85이며 스트로브 전에 양쪽 입력 극성을 감지합니다. 따라서 반대 S/I 권선 극성도 저장된 1을 읽습니다. | 문서의 전형적 동작
제조사 부록 A.11, p. A-12. |
| 동역학·감지 | 전환 시간 척도는 45 ns를 자기 과구동으로 나눈 값이며 전류 램프 25 ns, 감지 필터 12 ns, 입력 슬라이스 8 mV입니다. 재구성 권선은 X 스트립 경계와 인접 Y 열에 반대 차동 부호를 배정합니다. | 공학적 근사
구성은 제조사 그림 3-36을 따릅니다. 수치 동역학·반복 권선 부호는 축소 재구성이며 보정된 SPICE나 미시자기 해가 아닙니다. |
전압 프로브는 유도 패러데이 성분을 표시합니다. 억제 단자의 저항·구동 기여는 생략합니다. 가역 픽업은 포함하며 열 잡음, 용량성 누화, 전송선 링잉, 가열·페라이트 노화는 제외합니다.
시간 배율·표본화
제조사는 다음을 지정합니다:1.2 µs 읽기·복원 주기와프로세서 수정 데이터의 1.4 µs 주기. 공칭 도표에서 읽기 SOURCE는 100–450 ns, RETURN은 100–500 ns입니다. 고속 쓰기 SOURCE·INHIBIT는 750–1100 ns, 저속은 950–1300 ns입니다. RETURN은 방전을 위해 50 ns 더 이어집니다. 참조:제조사 그림 3-26, pp. 3-54–3-56.
전역 STROBE는 증폭기 표본용 약 35 ns TIME STROBE와 다릅니다. 전시는 대표값으로285–320 ns 표본 창입니다. 실제 위치는 10 ns 간격으로 조정했습니다. 재생을 늦춰도 계기는 ns 단위를 유지합니다. 장 화살표·색상·투명도·분리 보기는 설명용입니다.
전원 차단은 잔류 자화를 보존합니다. 제조사 보호 회로는 진행 쓰기를 끝낸 후 전류원을 끕니다(p. 3-73). 복원 없는 읽기는 의도한 교육 실험입니다. 초기 패턴·상태 로드·직접 설정은 초기 조건이지 순간 하드웨어 지우기가 아닙니다.
4. 이전 교육 모델의 제공 감사
원본DigiSim-Core-Memory(1).html은 재구성 전에 제공 패키지 작성자가 감사했습니다. 아래 관찰은 이전 8 × 8 시연의 역사적 소스 기록이며 이번 Museum 통합의 새 인수 근거가 아닙니다.
| 원본 소스 관찰 | 이 모델의 대응 |
|---|
Ir()는 각 비트를 +1 또는 −1로 저장하는 64요소 배열을 제공합니다. | 전체 코어 49,152개와 12비트 워드·선택 경로·자기 상태를 제공합니다. |
of()는 이전 비트를 다음에 저장하고:oldBit다음에 미리 배정합니다:restoreBit(읽기용). | 복원은 표본 감지 래치를 사용해야 하며 실패를 숨은 읽기 전 복사본으로 보정하면 안 됩니다. |
Ev()는 스칼라장이 지정 ±1.5 문턱을 넘으면 비트를 바꾸고 감지 결과를 직접 설정합니다. | 전환·자속 변화·감지·래치는 별도 인과 단계이며 물리 단위와 보정 한계를 명시합니다. |
wv()는 진폭과 기간에서 선택한 사인 펄스를 만듭니다. | 감지 파형은 자속 변화에서 도출해 필터링·표본화하며 별도 성공 펄스를 그리지 않습니다. |
rf()는 다음으로 배열을 지웁니다:bits.fill(-1). | 설정 초기화는 메모리 작업과 구별합니다. 물리 지우기는 주소 지정 읽기/쓰기 주기가 필요하며 전원 차단은 코어를 지우지 않습니다. |
5. 수치 검증
검사는 4,096주소, 파괴적 읽기, 양 감지 극성, 0 쓰기 억제, 반선택 유지, 명시 자속 합과 패러데이 비교, 감지 실패 복원 손상, 권선 결함, 전원 꺼짐 유지, 4,096주기 지우기를 확인합니다. 결정적 재생·체크포인트 지속·1 ns와 5 ns 적분·RETURN 레지스터 지우기도 검사합니다. 내부 일관성 검증이며 원본 하드웨어 측정을 대신하지 않습니다.
6. 원본 참조
- 제조사 정비 설명서, 1권: 프로세서, 1973년 9월 — 3장. 타이밍: pp. 3-54–3-56. 구조·동작: pp. 3-60–3-91.
- 동일 설명서 — 4장 이후. 전류 보정·온도 추적·스트로브 조정: pp. 4-21–4-22. 양극성 감지·전형 이득: 부록 A.11, p. A-12.
- David Gesswein의 직접 스캔:코어 보드 사진; 1비트 매트, 1200 dpi; 감지/억제 보드; X/Y 구동 보드.
- 4선식 전신 정비 설명서, 1권, pp. 4-12–4-16, 별도 4선식 전신에 관한 자료.
제조사 문서는 구조·공칭 동작을, 소유자 관찰은 외관·대략 치수를 뒷받침합니다. 나머지 형상·재료·자기 매개변수는 명시한 재구성 선택입니다.
7. 소프트웨어·검사 참고
제공 독립 아카이브는 MIT 오픈소스 3D 라이브러리·궤도 제어와 원래 고지를 포함합니다. Museum 통합은 공유 렌더러 의존성과 Museum 자산 경로를 사용합니다. 역사 참조는 선택할 때만 엽니다.
전체 워드 보기는 매트와 번호 비트를 연결하고 저장 자화를 래치·쓰기 원본과 구별합니다. 원시·점선 필터 전압은 ±100 mV 레인을 공유하며 금색 표식은 표본 슬라이스입니다. S/I 프로브는 부호 가지 기준, 스코프는 양의 억제 크기입니다. 표시 권선 부호가 순 암페어턴 기여를 결정합니다.
분해는 보드를 옆으로 벌리며 설치 치수가 아닌 표시 위치입니다. 재생은 체크포인트를 불러와 작업을 반복하는 검사 편의이며 물리 시간을 되돌리는 하드웨어 동작이 아닙니다. 하드웨어 지우기는 모델 쓰기 4,096회로 물리 시간 5.7344 ms입니다.
