Référence : sous-système à tores trois fils, 4K × 12 bits.L’exposition reconstruit l’architecture et la séquence documentées. Dimensions photographiques et modèle magnétique sont identifiés ci-dessous ; les preuves ne permettent pas une identité métrologique avec un assemblage conservé portant un numéro de série.
1. L’assemblage historique
La référence est lacarte planaire de tores, aveccarte lecture/inhibitionetcarte pilotes X/Y. Les photos de David Gesswein identifient les cartes périphériques. Le manuel de septembre 1973 documente cette architecture à trois cartes. Le périmètre retenu est cesous-système mémoire à trois cartes: processeur, châssis complet et fonctionnement transistor par transistor restent hors périmètre. Les commandes fournissent adresse, données et timing. Le modèle comprend douze bits par mot etaucun plan de parité.
| Candidat | Architecture documentée | Sélection |
|---|
| Mémoire antérieure à quatre fils | 4,096 × 12 ; quatre fils par tore : X, Y, lecture et inhibition. Électronique différente. | Comparaison historique utile. Voirmanuel du prédécesseur quatre fils, pp. 4-12–4-16. |
| Sous-système mémoire trois fils | 4,096 × 12 ; mémoire à courants coïncidents trois fils avec bobinage partagé. | Retenu.Schémas et scans haute résolution documentent fonctionnement et implantation. Voirmanuel du constructeur, pp. 3-60–3-68. |
2. Preuves et limites de reconstruction
Documentésignifie indiqué ou dessiné dans le manuel.Estimation mesuréesignifie mesure ou observation approximative publiée par le propriétaire.Approximation d’ingénieriesignifie valeur ou construction choisie pour ce modèle explicatif.
| Caractéristique | Fiche de référence | Classe de preuve |
|---|
| Capacité | 4,096 mots × 12 bits = 49,152 tores. Chaque trame logique est 64 × 64. X/Y traversent les douze trames ; chaque conducteur complet traverse 768 tores. | Documenté
constructeur pp. 3-60, 3-62, 3-66. |
| Implantation physique des trames | Quatre colonnes × trois trames, chacune divisée en deux bandes de 64 colonnes × 32 lignes. Connecteurs utilisés en haut, les rangées sont9 · 6 · 3 · 0, 10 · 7 · 4 · 1, 11 · 8 · 5 · 2. | Documenté
figures 3-37 et 3-38, pp. 3-67–3-68. |
| Ordre d’adresses et de bits | X horizontal sélectionne les lignes ; Y vertical les colonnes. MA0–5 sélectionne X ; MA6–11, Y. Le bit 0 est le plus significatif. Les adresses octales sontXXYY. | Documenté
constructeur pp. 3-73–3-78 ; gros plan du propriétaire. |
| Circuit lecture/inhibition | Un bobinage par bit, extrémités au circuit différentiel et pilote à prise médiane. Un balun équilibre les branches. Le bobinage croise entre bandes appariées. | Documenté
Figure 3-36, pp. 3-65, 3-79, 3-85. Câblage fin reconstruit des scans. |
| Dimensions des tores et fils | Empreinte approximative 0.0148 × 0.025 in (0.37592 × 0.635 mm) ; pas reconstruit de ligne 0.37592 mm et colonne 0.635 mm ; diamètre extérieur 0.022 in (0.5588 mm), épaisseur axiale 0.007 in (0.1778 mm) ; fil environ 0.003 in (0.0762 mm, environ 40 AWG). | Estimation mesurée
Mesures de carte du propriétaire. Ce ne sont pas des tolérances d’usine. 0.007 in est l’épaisseur, pas l’alésage. |
| Alésage et géométrie magnétique | Le modèle utilise un alésage 0.30 mm. Chemin moyen environ 1.349 mm ; section rectangulaire effective environ 0.0230 mm². Carte reconstruite 265 × 210 mm, substrat 1.65 mm. Adhésifs et jeux infimes sont estimés. | Approximation d’ingénierie
Aucune cote d’alésage ou spécification matière retrouvée. |
| PCB et matériaux | Contours, groupes principaux, connecteurs, trames et câblage suivent schémas et photos. Coordonnées exactes, pistes, tolérances, émail, adhésif, surface ferrite et réflectance restent reconstruits photographiquement. | Approximation d’ingénierie
Les photos des trois cartes servent de référence ; numéros, dates et provenance comme ensemble installé assorti ne sont pas vérifiés. |
3. Modèle magnétique et électrique
Chaque tore conserve une rémanence. Les courants signés X, Y et partagés déterminent la force magnétisante. Une loi hystérétique temporelle fait évoluer l’induction ; le signal dérive du changement de flux parv = −N dΦ/dt, avecΦ = B A. Le signal filtré est comparé au seuil pendant l’échantillonnage. Le registre douze bits alimente lecture/restauration ; l’écriture substitue le mot demandé. Oscilloscope et sonde lisent ce même calcul.
| Paramètre | Valeur et interprétation | Classe de preuve |
|---|
| Courant de sélection | X = 370 mA et Y = 370 mA nominaux. Chacun est déjà demi-sélection ; ensemble 740 mA-turn au tore choisi. La thermistance historique ajuste l’excitation avec la température. | Documenté
constructeur p. 4-21. |
| Courant d’inhibition | 340 mA nominaux. En opposition à l’écriture, environ 400 mA-turn restent au tore inhibé. Le modèle interprète 340 mA par branche équilibrée. | Nominal documenté ; interprétation de branche déduite
constructeur pp. 4-22 et 3-85. Dépendance d’alimentation et comportement analogique complet simplifiés. |
| Hystérésis | RémanenceBᵣ = 0.190 T ; échelle de saturationBₛ = 0.235 T ; seuil de commutationNIc = 0.520 A-turn, donnantHc ≈ 385 A/mavec le chemin modélisé. Réponse réversible et temps fini produisent la boucle. | Approximation d’ingénierie
Ces valeurs assurent des marges cohérentes ; pas des constantes mesurées de la ferrite originale. |
| Amplificateur de lecture | Le SENSE ICG a un gain différentiel typique 85 et détecte les deux polarités avant le strobe. Les polarités S/I opposées lisent donc un un. | Comportement typique documenté
Annexe A.11, p. A-12. |
| Dynamique et lecture | Échelle 45 ns divisée par sur-excitation magnétique ; rampe 25 ns ; filtre 12 ns ; seuil 8 mV. Le bobinage reconstruit attribue des signes opposés à la séparation X et aux colonnes Y voisines. | Approximation d’ingénierie
Topologie selon figure 3-36 ; dynamique et signes répétés sont reconstruits à ordre réduit, pas une solution SPICE ou micromagnétique calibrée. |
La sonde montre Faraday induite. La tension d’inhibition inclut résistance et pilote omis. La captation réversible est incluse ; bruit thermique, diaphonie capacitive, oscillations, chauffage et vieillissement sont exclus.
Temps et échantillonnage
Le constructeur spécifie uncycle lecture/restauration de 1.2 µset uncycle de 1.4 µs pour données modifiées par le processeur. Au nominal, SOURCE de lecture 100–450 ns, RETURN 100–500 ns. SOURCE/INHIBIT d’écriture rapide 750–1100 ns ; lente 950–1300 ns. RETURN continue 50 ns pour décharger. Voirfigure 3-26, pp. 3-54–3-56.
Le STROBE global diffère du TIME STROBE d’environ 35 ns pour échantillonner. L’exposition utilise unefenêtre d’échantillonnage 285–320 ns ; réglage historique par pas de 10 ns. La lecture ralentit sans changer les nanosecondes. Flèches, couleurs, transparence et écartement sont explicatifs.
La coupure conserve la rémanence. La protection termine l’écriture avant de désactiver les sources (p. 3-73). Lire sans restaurer est un choix pédagogique. Motifs, chargement et réglages définissent des conditions initiales, pas un effacement matériel instantané.
4. Audit fourni du modèle pédagogique précédent
Le fichier originalDigiSim-Core-Memory(1).htmla été audité par l’auteur avant reconstruction. Les observations concernent l’ancienne démonstration 8 × 8 ; ce sont des notes historiques, pas de nouvelles preuves d’acceptation de cette intégration.
| Observé dans le code original | Conséquence traitée ici |
|---|
Ir()expose un tableau de 64 éléments, chaque bit +1 ou −1. | La réplique représente 49,152 tores et expose mot douze bits, sélection et état magnétique. |
of()capture le bit précédent dansoldBitet le préaffecte àrestoreBitpour une lecture. | La restauration doit utiliser le registre échantillonné. Un échec ne doit pas être corrigé par une copie cachée du bit antérieur. |
Ev()change le bit au franchissement des seuils ±1.5 et fixe directement le résultat. | Commutation, flux, lecture et mémorisation sont des étapes causales distinctes avec unités et limites de calibration. |
wv()crée une impulsion sinusoïdale choisie selon amplitude et durée. | La trace dérive du flux, puis est filtrée et échantillonnée ; pas une impulsion de réussite indépendante. |
rf()efface le tableau avecbits.fill(-1). | Réinitialiser la préparation diffère d’une opération mémoire. Effacer exige des cycles adressés ; couper n’efface pas les tores. |
5. Vérification numérique
Les tests couvrent 4,096 adresses, lecture destructive, polarités, inhibition zéro, voisins, Faraday face à la somme explicite du flux, corruption, défauts de bobinage, rétention et effacement 4,096 cycles. Ils vérifient aussi rejeu déterministe, continuation, intégration 1 ns contre 5 ns et effacement du registre à RETURN. Ils valident la cohérence interne, pas des mesures du matériel original.
6. Références originales
- Manuel d’entretien, volume 1 : processeur, septembre 1973 — chapitre 3. Timing : pp. 3-54–3-56. Construction et fonctionnement : pp. 3-60–3-91.
- Même manuel — à partir du chapitre 4. Calibration, température et strobe : pp. 4-21–4-22. Deux polarités et gain : annexe A.11, p. A-12.
- Scans de première main de David Gesswein :Photo de carte de tores; trame d’un bit à 1200 dpi; carte lecture/inhibition; carte pilotes X/Y.
- Manuel du prédécesseur quatre fils, volume 1, pp. 4-12–4-16, pour le prédécesseur quatre fils distinct.
La documentation établit architecture et fonctionnement nominal ; le propriétaire, apparence et dimensions approximatives. Le reste constitue des choix de reconstruction explicités.
7. Notes de logiciel et d’inspection
L’archive autonome inclut bibliothèque 3D et contrôleur orbital libres sous MIT, avec notice conservée. L’intégration utilise le rendu partagé et les chemins Museum. Les références s’ouvrent seulement sur sélection.
La vue entière relie trames et bits, en distinguant aimantation, registre et source. Tensions brute et filtrée pointillée partagent ±100 mV ; l’or indique le seuil. La sonde S/I utilise une référence signée, l’oscilloscope l’amplitude positive. Les tours signés déterminent les ampères-tours nets.
L’éclaté écarte les cartes. Ce sont des positions d’affichage, pas des cotes installées. Rejouer charge un point et répète l’opération ; une aide, pas une inversion matérielle du temps. L’effacement exécute 4,096 écritures modélisées en 5.7344 ms physiques.
