标签

CPU 体系结构

共 14 篇文章

微处理器2026年6月19日

受 Intel 4004 启发的 CPU：透明的 4 位教学模型

摘要：这是一台可运行的、受 Intel 4004 启发的 4 位教学 CPU，而不是模拟器或晶体管级重建。它使用自定义指令集...

简述：本指南会在连线之前先定义一套完整的教学架构：8 位数据通路和地址空间、字节宽统一 RAM、以两...

简述： Z、N、C 和 V 并非四种可以互换的“溢出”。Z 和 N 描述截断后的结果，C 描述无符号进位，V 描述...

简述：解复用器（DEMUX）是一种组合电路，它接收一个数据输入，并根据 n 位选择码将其路由至条输出线...

概要：字节序规定多字节值在内存中的排列顺序。大端序把最高有效字节置于最低地址，许多网络协议字段...

概要：取指、译码与执行构成理解指令处理器的有效概念模型：选择指令地址，取得并解释指令，完成其操作，再建立下一...

要点速览：小型 ALU 是一条组合数据通路：候选算术、逻辑和移位功能对相同输入字并行运算，再由多路选择器选出可见...

概要：在简单 CPU 中，指令寄存器（IR）会捕获取回的指令，让译码逻辑看到稳定的位。译码会识别指令格式、提取寄存器与...

概要：程序计数器（PC）在一些架构中也称为指令指针，用于标识下一条待取指令。顺序执行时，它按照解码得到的指令长度向前...

概要：在入门计算机中，RAM 是可写的工作存储器，ROM 则提供固定指令或常量。物理技术为这种区分增加了重要细节：SRAM...

简述：三态缓冲器是一种具有三种可能输出的逻辑门——0、1 和高阻抗（Hi-Z）。Hi-Z 状态会有效地将缓冲...

概要：补码是定宽有符号整数最主要的编码方式。最高有效位的权重为，其余低位保持正权重。它只有一种零...