Intel 4004에서 영감을 받은 CPU: 투명한 4비트 교육 모델
요약: 이것은 Intel 4004에서 영감을 받은 작동하는 4비트 교육용 CPU이지 에뮬레이터나 트랜지스터 수준 복원품이 아닙니다. 사용자 정의 명령어 집합, 통합 메모리, 제로 플래그, HALT 연산으로 페치-디코드...
태그
CPU 구조
게시글 14개 모음
시뮬레이터에서 CPU를 처음부터 만들기
요약: 이 안내서는 배선을 그리기 전에 완전한 교육용 아키텍처 하나를 정의합니다. 8비트 데이터 경로와 주소 공간, 바이트 폭 통합 RAM, 두 바이트로 인출하는 16비트 명령어, 범용 레지스터 네...
CPU 플래그 레지스터: 캐리, 제로, 오버플로, 부호
요약: Z, N, C, V는 서로 바꿔 쓸 수 있는 네 종류의 ‘오버플로’가 아닙니다. Z와 N은 잘린 결과를 설명하고, C는 부호 없는 캐리를, V는...
디멀티플렉서 튜토리얼: 1-to-4와 1-to-8(DEMUX)
요약: 디멀티플렉서(DEMUX)는 하나의 데이터 입력을 개 출력선 중 하나로 보내는 조합 회로이며, 목적지는 n비트 선택 코드로 결정됩니다. 선택되지 않은 모든 출력은 0으로 유지됩니다. DEMUX는 기능적으로...
엔디언: 빅 엔디언과 리틀 엔디언(버스 다이어그램 포함)
요약: 엔디언은 여러 바이트 값을 메모리에 배치하는 순서를 정한 규칙입니다. 빅 엔디언은 최상위 바이트를 가장 낮은 주소에 두며 여러 네트워크 프로토콜 필드와 과거의 많은 PowerPC 시스템이 이 방식을 사용합니다. 리틀...
Microprocessor 동작 원리: Fetch-Decode-Execute 심층 분석
요약: Fetch, decode, execute는 instruction processor를 이해하는 유용한 개념 모델입니다. Instruction address를 선택하고, instruction을 가져와 해석하고, 연산을 수행한 뒤, 다음 architectural state를 확정합니다. 작은 교육용...
ALU의 작동 원리: 게이트로 만드는 산술 논리 장치
요약: 작은 ALU는 조합 논리 데이터패스입니다. 산술, 논리, 시프트의 후보 기능이 같은 입력 워드에 대해 동작하고, 멀티플렉서가 외부에 보일 결과를 선택합니다. 연산 인코딩, 캐리/빌림 의미론, 오버플로 동작, 플래그...
명령어 레지스터와 디코드 단계
요약: 단순한 CPU에서 명령어 레지스터(IR)는 인출된 명령어를 캡처하여 디코드 회로가 안정된 비트를 보도록 합니다. 디코드 단계는 명령어 형식을 식별하고, 레지스터와 즉시값 필드를 추출하고, 인코딩이 유효한지 검사하며, 이후...
프로그램 카운터 설명: CPU의 책갈피
요약: 프로그램 카운터(PC)는 일부 아키텍처에서 명령 포인터라고도 하며, 다음에 인출할 명령을 가리킵니다. 순차 실행에서는 해독된 명령 길이만큼 전진하고, 분기, 점프, 예외, 인터럽트, 리셋은 다른 다음 PC 값을 선택합니다...
RAM과 ROM: 회로로 이해하는 핵심 차이
요약: 입문용 컴퓨터에서 RAM은 쓰기 가능한 작업 저장소이고 ROM은 고정된 명령어나 상수를 제공합니다. 실제 기술에는 중요한 예외가 있습니다. SRAM과 DRAM은 보통 휘발성이지만 mask ROM, EEPROM, Flash...
3상태 버퍼와 버스 중재 해설
요약: 3상태 버퍼는 0, 1, 고임피던스(Hi-Z)라는 세 가지 가능한 출력을 가진 논리 게이트입니다. Hi-Z 상태는 버퍼를 와이어에서 사실상 분리해 여러 드라이버가 서로 단락하지 않고 하나의...
2의 보수: 부호 있는 이진 산술 완전 해설
요약: 2의 보수는 고정 폭 부호 있는 정수를 표현하는 지배적인 인코딩입니다. 최상위 비트의 가중치는 이고 나머지 하위 비트는 양의 가중치를 유지합니다. 0의 표현이 하나뿐이고 부호 없는 산술과 동일한...