ANSI と IEC の論理記号: 回路図を読むためのガイド

特徴的な形状と IEC の矩形論理記号を読み替え、バブルと修飾子を解釈し、よくある XOR と極性の誤りを避ける方法を学びます。

Denny

2026年1月13日読了まで約11分

Chalkboard feature illustration for “ANSI と IEC の論理記号: 回路図を読むためのガイド”

要約: 一般に「ANSI」と呼ばれる記号は認識しやすいゲート外形を使います。一方 IEC 60617 は、多くの機能を & や ≥1 のような修飾記号を持つ矩形で表します。輪郭だけでなく機能を読み替え、すべての反転バブル、イネーブル、ピンラベルを確認してください。特に重要な注意点として、3 入力以上では「ちょうど一つ」と「奇数パリティ」は別の機能です。

入力側に追加の弧を持つ曲線ゲートは、多くの技術者にとって直ちに XOR と分かります。別の回路図では、内部に修飾子を持つ矩形で描かれる場合があります。図形は異なっても、どちらの図も同じブール関係を表せます。

この記事では、この二つの記法群を正確に読む方法を説明します。また、よくある歴史的な近道も修正します。特徴的な形状はしばしば「ANSI 記号」と呼ばれますが、MIL-STD-806 は現行規格ではありません。米国国防兵站局は、これを 1962 年に廃止と記録しています。IEEE の論理記号規格は特徴的形状と統一形状の両方を文書化しており、IEC は IEC 60617 データベースで現行の図記号コレクションを維持しています。

実務上の教訓は単純です。「ANSI スタイル」と「IEC スタイル」は有用な授業用ラベルとして扱い、プロジェクトの凡例、支配する規格、コンポーネント文書を根拠としてください。

ブール論理の二つの視覚言語

よく知られた二つの系統は、主に機能の伝え方が異なります。

機能	ブール形	特徴的形状の記法	矩形記法
バッファー	$Y=A$	三角形	恒等修飾子を持つ矩形
NOT	$Y=\overline{A}$	三角形と出力バブル	出力否定を持つ恒等ブロック
AND	$Y=A\cdot B$	平らな入力側と曲線の出力側	`&` を持つ矩形
OR	$Y=A+B$	曲線の入力側と尖った出力側	`≥1` を持つ矩形
NAND	$Y=\overline{A\cdot B}$	出力バブルを持つ AND 形状	出力否定を持つ `&` ブロック
NOR	$Y=\overline{A+B}$	出力バブルを持つ OR 形状	出力否定を持つ `≥1` ブロック
2 入力 XOR	$Y=A\oplus B$	入力側に余分な弧を持つ OR 形状	排他的 OR 修飾子または文書化された同等物
2 入力 XNOR	$Y=\overline{A\oplus B}$	出力バブルを持つ XOR 形状	出力否定を持つ XOR 機能

正確な図形は、規格改訂、作図ツール、ライブラリーによって変わる場合があります。このような表は読み替えの補助であり、回路図の凡例を無視してよいという許可ではありません。

AND、OR、NOT

AND

AND 出力が 1 になるのは、関連するすべての入力が 1 のときだけです。

Y=A\cdot B

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

特徴的な記号は、よく知られた D 型の外形を持ちます。矩形記号では普通、箱の中に & を置きます。どちらの記法でも、追加の入力は同じ規則を拡張します。出力をアサートするにはすべてがアサートされなければなりません。

二つの入力と一つの出力を持つ AND ゲート

AND ゲートを試す

OR

OR 出力が 1 になるのは、少なくとも一つの入力が 1 のときです。

Y=A+B

特徴的な記号は、凹んだ入力側と尖った出力側を持ちます。矩形記号では普通 ≥1 を使います。アサートされた入力数が少なくとも一つなら出力がアサートされる、という意味です。

二つの入力と一つの出力を持つ OR ゲート

NOT と恒等関数

NOT ゲートは次を実装します。

Y=\overline{A}

特徴的形状の記法では、バブルのない三角形は通常バッファーです。出力にバブルを加えるとインバーターになります。矩形記法では、箱内で恒等関数を表し、出力に否定を適用できます。

この区別は重要です。三角形は本質的に NOT を意味するのではありません。バブルが反転を与えます。

バブルは機能の一部

論理ピンの小さな円は、否定または Low 状態の極性を表します。これを取り除くと機能が変わります。

AND の出力バブルは NAND を作る。
OR の出力バブルは NOR を作る。
入力バブルは、その入力を反対の極性として解釈することを意味する。
制御ピン上のバブルは、アクティブ Low のイネーブル、リセット、セット、チップ選択入力を示すことが多い。

信号名も、上線、先頭のスラッシュ、_n、_b、# のような接尾辞で同じ情報を補強する場合があります。命名規則はさまざまなので、配線名とピン記号を比較してください。名前が RESET_n なのにピンに極性表示がなければ、推測せず調べてください。

バブルの移動は、ド・モルガンの法則を通じて等価な形を明らかにすることもあります。

\overline{A\cdot B}=\overline{A}+\overline{B}

このため、バブルを付けた OR 表現は NAND 表現と機能的に等価になり得ます。しかし、バブルを気軽に動かしてよいという意味ではありません。動かすバブルごとに、対応するゲート変換が必要です。

多入力 XOR の落とし穴

2 入力では、次の説明はたまたま一致します。

ちょうど一つの入力が 1。
入力が異なる。
1 である入力数が奇数。

3 入力以上では一致しません。

三つのアサート入力を考えます。

入力	1 の数	ちょうど一つ?	奇数パリティ?
`001`	1	1	1
`011`	2	0	0
`111`	3	0	1

幅広い XOR リダクションは奇数パリティを実装します。

Y=A\oplus B\oplus C

一方、「ちょうど一つ」検出器は次を実装します。

Y=A\overline{B}\,\overline{C} +\overline{A}B\overline{C} +\overline{A}\,\overline{B}C

IEC 60617 カタログは、m-and-only-m 要素、ODD 要素、排他的 OR 要素を区別しています。したがって、2 入力の =1 図の意味を任意数の入力へ外挿してはいけません。適用する記号規則に従って修飾子を読み、幅広いコンポーネントは真理値表または機能表で確認してください。

二入力 XOR ゲート

矩形はゲート名以上を符号化できる

矩形記法は、単一の輪郭では表せない制御、多出力、内部関係を持つデバイスで特に有用になります。記号には次のものを含められます。

機能修飾子。
クロックまたはエッジ指標。
イネーブル、セット、リセット、ロード入力。
ピンのグループ化または依存関係マーク。
アクティブ Low 指標。
ビット幅とバスラベル。
機能表への参照。

これらの印は小さな視覚言語を作ります。その意味は、即興の文字一覧ではなく、関連する規格またはデバイス文書から得るべきです。同じ文字でも、ピン名、依存関係注釈、ツール固有のコンポーネントライブラリーでは異なる役割を持つ場合があります。

フリップフロップ、カウンター、レジスター、メモリーでは、安全な読み取り順序は次のとおりです。

コンポーネントと明記された機能を特定する。
クロック、イネーブル、非同期制御、データピンを見つける。
すべての極性とエッジ指標を記録する。
機能表の優先順位規則を確認する。
出力が通常、反転、トライステート、オープンドレイン／オープンコレクターのどれかを確認する。

矩形が構造を与え、注釈と機能表が契約を与えます。

信頼できる回路図読み取りワークフロー

記号の系統が不慣れなときは、繰り返し使える工程を使ってください。

1. 接続性から始める

信号を発生源から宛先まで追跡します。ブロックを解釈する前に、バス幅、接続ドット、ネットラベル、電源ドメインを記録します。

2. ブールまたは順序機能を特定する

外形または内部の修飾子を使います。どちらかが不明なら、図面の凡例またはコンポーネントリファレンスを参照します。

3. すべての反転を印す

作業用コピー上のすべての入力・出力バブルを丸で囲みます。アクティブ Low 名を「0 のときイネーブル」のような明示的な条件へ変換します。

4. データと制御を分ける

データ入力は選択された演算に参加します。イネーブル、クロック、リセット、選択は、いつまたはどの演算が起こるかを決めます。これらを混同すると論理的にはもっともらしいが誤った解釈になります。

5. 状態とタイミングを確認する

組み合わせゲートでは真理値表で十分な場合があります。順序要素では、アクティブクロックエッジ、セットアップとホールド要件、非同期制御、リセット回復／解除制約も確認します。

6. 根拠となる情報源で検証する

実際の IC では、メーカーの現行データシートがピン動作を支配します。管理された工学図面では、プロジェクトが指定した規格と改訂を使います。シミュレーターでは、そのシミュレーターのコンポーネント文書を使います。

記号はシミュレーション動作を変えるか

記号だけでは変えません。同じ入力、出力極性、電源の仮定、タイミングパラメーターを持つ同じ基礎モデルを二つの図がインスタンス化しているなら、図形だけを変えても結果は変わらないはずです。

この限定は重要です。同等に見える二つの記号が、異なるコンポーネントモデルを参照している場合があります。

一方にはイネーブル入力がある場合がある。
一方は伝搬遅延をモデル化し、他方は理想的な場合がある。
一方はアクティブ Low ロジックを使う場合がある。
一方はトライステートまたはオープンコレクター動作を表す場合がある。
一方は未知状態と高インピーダンス状態を異なって定義する場合がある。

定常状態の動作には真理値表を使い、遷移にはタイミングトレースを使って検証します。ロジックアナライザーまたはオシロスコープ表示は、静的な記号では分からない遅延、グリッチ、状態変化を明らかにできます。

よくある誤り

「ANSI」と「IEC」を地域的な保証として扱う

国の出所がデータシートの記法を決めるわけではありません。ベンダー、製品群、CAD ライブラリーは規約を混在させます。目の前の文書を読んでください。

制御ピンのバブルを無視する

0 に保持されたアクティブ Low リセットは、ほかのすべての入力を支配することがあります。データフローを分析する前に極性を読み替えてください。

`=1` が常に幅広い XOR だと仮定する

ちょうど一つと奇数パリティの機能は 3 入力で分岐します。定義と入力数を確認してください。

浮遊入力に有効なデフォルトがあると仮定する

未接続の CMOS 入力は予測不能に落ち着くことがあり、結合ノイズに応答し、スイッチングしきい値付近にとどまると消費電流を増やす場合があります。デバイス文書が推奨するプルアップ、プルダウン、または直接接続を使ってください。シミュレーターの浮遊状態方針はハードウェアと異なる場合があります。

機能表なしにブロックを読む

複雑な記号は意図的にコンパクトです。優先順位、イネーブル動作、非同期制御、不正な組み合わせは、しばしば付随する表にあります。

プロジェクトはどの記法を使うべきか

組織、顧客、または支配する図面規格が要求する記法を使ってください。新しいプロジェクト内では:

一貫したライブラリーを選ぶ。
回路図の凡例で規約を明記する。
アクティブ Low 命名を体系的にする。
区別が意図的でない限り記号系統を混在させない。
自明でないブロックには機能表を添える。
ソースライブラリーだけでなく、レンダリングされた回路図をレビューする。

特徴的な形状は基本ゲートレベルで素早く認識できます。矩形記法は、より精巧な機能のために体系的な語彙を与えます。どちらの利点も、明快なラベルと文書を置き換えるものではありません。

規格に関する注記と一次情報源

IEC 60617 データベースは、電気技術図用図記号の IEC による現行コレクションです。
IEC の公開カタログプレビューには、m-and-only-m、ODD、排他的 OR 要素が別に挙げられています。
IEEE/AIEE 91-1962は統一形状と特徴的形状の両方を明示的に文書化しました。後の IEEE 91 発行物は記号体系を拡張しました。
米国国防兵站局は、MIL-STD-806 が 1962 年 2 月 26 日に廃止されたと記録しています。

まとめ

専門的な回路図の読み取りは、形状の暗記ではありません。規律ある読み替えです。

機能を特定する。
すべての極性マークを保持する。
データと制御を分ける。
ちょうど一つの論理と奇数パリティ論理を区別する。
凡例、規格、デバイス機能表を参照する。
定常状態の動作だけでなくタイミングも検証する。

このワークフローを使えば、D 型の AND ゲートと矩形の & ブロックは常にそうであったものになります。同じブール演算を表す二つの図的表現です。

デジタル論理 101を続けるか、ド・モルガンの法則を復習するか、AND ゲートコンポーネントリファレンスを開いて、回路で読み替えを実践してください。