ANSI- und IEC-Logiksymbole: Ein Leitfaden zum Lesen von Schaltplänen

Lernen Sie, unverwechselbare und rechteckige IEC-Logiksymbole zu übersetzen, Blasen und Kennzeichnungen zu deuten und typische XOR- und Polaritätsfehler zu vermeiden.

Denny

13. Januar 20268 Min. Lesezeit

Chalkboard feature illustration for “ANSI- und IEC-Logiksymbole: Ein Leitfaden zum Lesen von Schaltplänen”

Kurz gesagt: Die häufig als „ANSI“ bezeichneten Symbole verwenden erkennbare Gatterumrisse; IEC 60617 stellt viele Funktionen mit Rechtecken und Kennzeichnungen wie & und ≥1 dar. Übersetzen Sie die Funktion – nicht nur die Silhouette – und prüfen Sie jede Inversionsblase, Freigabe und Pinbezeichnung. Besonders wichtig: Bei mehr als zwei Eingängen sind „genau eins“ und „ungerade Parität“ verschiedene Funktionen.

Ein gebogenes Gatter mit einem zusätzlichen Bogen an der Eingangsseite wird von vielen Ingenieurinnen und Ingenieuren sofort als XOR erkannt. Ein anderer Schaltplan kann ein Rechteck mit einer Kennzeichnung im Inneren zeigen. Die Grafik ist verschieden, doch beide Diagramme können dieselbe boolesche Beziehung beschreiben.

Dieser Beitrag erklärt, wie Sie die beiden Notationsfamilien zuverlässig lesen. Er korrigiert außerdem eine verbreitete historische Abkürzung: Die unverwechselbaren Formen werden oft „ANSI-Symbole“ genannt, aber MIL-STD-806 ist kein aktueller Standard. Die US Defense Logistics Agency führt ihn als 1962 aufgehoben. IEEE-Standards für Logiksymbole dokumentieren sowohl unverwechselbare als auch einheitliche Ansätze, während die IEC ihre aktuelle Sammlung grafischer Symbole in der Datenbank IEC 60617 pflegt.

Die praktische Regel ist einfach: Verwenden Sie „ANSI-Stil“ und „IEC-Stil“ als nützliche Unterrichtsbegriffe, aber behandeln Sie die Legende des Projekts, den geltenden Standard und die Komponentendokumentation als maßgeblich.

Zwei grafische Sprachen für boolesche Logik

Die vertrauten Familien unterscheiden sich hauptsächlich darin, wie sie die Funktion vermitteln:

Funktion	Boolesche Form	Unverwechselbare Form	Rechteckige Form
Puffer	$Y=A$	Dreieck	Rechteck mit Identitätskennzeichnung
NICHT	$Y=\overline{A}$	Dreieck mit Ausgangsblase	Identitätsblock mit Ausgangsinvertierung
UND	$Y=A\cdot B$	Flache Eingangsseite, gebogene Ausgangsseite	Rechteck mit `&`
ODER	$Y=A+B$	Gebogene Eingangsseite, spitze Ausgangsseite	Rechteck mit `≥1`
NAND	$Y=\overline{A\cdot B}$	UND-Form mit Ausgangsblase	`&`-Block mit Ausgangsinvertierung
NOR	$Y=\overline{A+B}$	ODER-Form mit Ausgangsblase	`≥1`-Block mit Ausgangsinvertierung
XOR mit zwei Eingängen	$Y=A\oplus B$	ODER-Form mit zusätzlichem Eingangsseitenbogen	XOR-Kennzeichnung oder dokumentierte Entsprechung
XNOR mit zwei Eingängen	$Y=\overline{A\oplus B}$	XOR-Form mit Ausgangsblase	XOR-Funktion mit Ausgangsinvertierung

Die genaue Zeichnung kann je nach Standardversion, Zeichenprogramm oder Bibliothek variieren. Eine solche Tabelle hilft beim Übersetzen, erlaubt aber nicht, die Schaltplanlegende zu ignorieren.

UND, ODER und NICHT

UND

Ein UND-Ausgang ist nur dann 1, wenn jeder relevante Eingang 1 ist:

Y=A\cdot B

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

Das unverwechselbare Symbol besitzt den vertrauten D-förmigen Umriss. Ein rechteckiges Symbol enthält meist & im Kasten. In beiden Notationen erweitert sich die Regel bei zusätzlichen Eingängen: Alle müssen aktiv sein, damit der Ausgang aktiv wird.

UND-Gatter mit zwei Eingängen und einem Ausgang

Mit einem UND-Gatter experimentieren

ODER

Ein ODER-Ausgang ist 1, sobald mindestens ein Eingang 1 ist:

Y=A+B

Die unverwechselbare Form hat eine konkave Eingangsseite und eine spitze Ausgangsseite. Ein rechteckiges Symbol verwendet oft ≥1: Der Ausgang ist aktiv, wenn mindestens ein Eingang aktiv ist.

ODER-Gatter mit zwei Eingängen und einem Ausgang

NICHT und die Identitätsfunktion

Ein NICHT-Gatter implementiert:

Y=\overline{A}

In unverwechselbarer Notation ist ein Dreieck ohne Blase normalerweise ein Puffer; eine Blase am Ausgang macht daraus einen Inverter. Rechteckige Notation kann die Identitätsfunktion in einem Kasten ausdrücken und die Negation am Ausgang anbringen.

Das ist entscheidend: Ein Dreieck bedeutet nicht automatisch NICHT – die Blase liefert die Invertierung.

Die Blase ist Teil der Funktion

Ein kleiner Kreis an einem Logikpin bezeichnet Negation oder Low-Pegel-Polarität. Wird er entfernt, ändert sich die Funktion.

Eine Ausgangsblase an UND ergibt NAND.
Eine Ausgangsblase an ODER ergibt NOR.
Eine Eingangsblase bedeutet, dass dieser Eingang mit umgekehrter Polarität interpretiert wird.
Blasen an Steuerpins kennzeichnen oft eine aktiv-low-Freigabe, einen Reset, ein Setzen oder einen Chip-Select.

Signalnamen können dieselbe Information durch Überstrich, führenden Schrägstrich oder ein Suffix wie _n, _b oder # verstärken. Namenskonventionen variieren; vergleichen Sie daher den Netznamen mit dem Pin-Symbol. Wenn der Name RESET_n sagt, der Pin aber keinen Polaritätsindikator besitzt, prüfen Sie die Dokumentation, statt zu raten.

Das Verschieben von Blasen kann über De-Morgans Gesetze äquivalente Formen sichtbar machen:

\overline{A\cdot B}=\overline{A}+\overline{B}

Darum kann eine ODER-Darstellung mit Blasen funktional einer NAND-Darstellung entsprechen. Blasen dürfen aber nicht beliebig verschoben werden: Jede verschobene Blase erfordert die passende Gattertransformation.

Die Falle beim XOR mit mehreren Eingängen

Bei zwei Eingängen stimmen diese Aussagen zufällig überein:

Genau ein Eingang ist 1.
Die Eingänge sind verschieden.
Eine ungerade Anzahl von Eingängen ist 1.

Bei drei oder mehr Eingängen stimmen sie nicht mehr überein.

Betrachten Sie drei Eingänge:

Eingänge	Anzahl der 1en	Genau eins?	Ungerade Parität?
`001`	1	1	1
`011`	2	0	0
`111`	3	0	1

Eine breite XOR-Reduktion implementiert ungerade Parität:

Y=A\oplus B\oplus C

Ein Detektor für „genau eins“ implementiert dagegen:

Y=A\overline{B}\,\overline{C} +\overline{A}B\overline{C} +\overline{A}\,\overline{B}C

Der IEC-60617-Katalog unterscheidet ein m-and-only-m-Element, ein ODD-Element und ein Exclusive-OR-Element. Übertragen Sie daher die Bedeutung einer zweieingängigen =1-Zeichnung nicht ungeprüft auf beliebig viele Eingänge. Lesen Sie die Kennzeichnung nach den geltenden Symbolregeln und bestätigen Sie ein breites Bauteil anhand seiner Wahrheitstabelle oder Funktionstabelle.

XOR-Gatter mit zwei Eingängen

Rechtecke können mehr als einen Gatternamen ausdrücken

Rechteckige Notation ist besonders nützlich, wenn ein Bauteil Steuerungen, mehrere Ausgänge oder interne Beziehungen besitzt, die eine einzelne Silhouette nicht ausdrücken kann. Ein Symbol kann enthalten:

eine Funktionskennzeichnung;
Clock- oder Flankenindikatoren;
Enable-, Set-, Reset- und Load-Eingänge;
Pin-Gruppierung oder Abhängigkeitsmarkierungen;
Aktiv-low-Indikatoren;
Bitbreiten und Busbezeichnungen;
Verweise auf eine Funktionstabelle.

Diese Zeichen bilden eine kleine visuelle Sprache. Ihre Bedeutung sollte aus dem relevanten Standard oder der Gerätedokumentation stammen, nicht aus einer selbst erfundenen Liste von Buchstaben. Derselbe Buchstabe kann in einem Pinnamen, einer Abhängigkeitsangabe oder einer werkzeugspezifischen Bibliothek eine andere Rolle haben.

Für Flipflops, Zähler, Register und Speicher ist die sichere Lesereihenfolge:

Identifizieren Sie Bauteil und erklärte Funktion.
Finden Sie Clock-, Enable-, asynchrone Steuer- und Datenpins.
Notieren Sie jede Polaritäts- und Flankenmarkierung.
Prüfen Sie Prioritätsregeln in der Funktionstabelle.
Bestätigen Sie, ob Ausgänge normal, invertiert, tristate oder Open-Drain/Open-Collector sind.

Das Rechteck liefert die Struktur; Kennzeichnungen und Funktionstabelle liefern den Vertrag.

Ein zuverlässiger Ablauf zum Lesen von Schaltplänen

Wenn eine Symbolfamilie unbekannt ist, verwenden Sie einen wiederholbaren Prozess.

1. Mit der Konnektivität beginnen

Verfolgen Sie das Signal von der Quelle zum Ziel. Notieren Sie Busbreiten, Verbindungspunkte, Netznamen und Versorgungsbereiche, bevor Sie den Block interpretieren.

2. Boolesche oder sequenzielle Funktion bestimmen

Verwenden Sie Umriss oder interne Kennzeichnung. Wenn einer davon unbekannt ist, konsultieren Sie Legende oder Komponentenreferenz.

3. Alle Invertierungen markieren

Kreisen Sie jede Eingangs- und Ausgangsblase in einer Arbeitskopie ein. Übersetzen Sie aktiv-low-Namen in explizite Bedingungen wie „aktiv bei 0“.

4. Daten und Steuerung trennen

Dateneingänge nehmen an der gewählten Operation teil. Enables, Clocks, Resets und Selects bestimmen, wann oder welche Operation stattfindet. Ihre Verwechslung kann eine logisch plausible, aber falsche Interpretation erzeugen.

5. Zustand und Timing prüfen

Bei einem kombinatorischen Gatter genügt oft eine Wahrheitstabelle. Bei einem sequenziellen Element müssen Sie zusätzlich aktive Clock-Flanke, Setup- und Hold-Anforderungen, asynchrone Steuerungen und Reset-Recovery/Removal prüfen.

6. Mit der maßgeblichen Quelle abgleichen

Bei einem realen IC gilt das aktuelle Herstellerdatenblatt für das Pinverhalten. Bei einer kontrollierten technischen Zeichnung verwenden Sie den im Projekt genannten Standard und dessen Revision. Bei einem Simulator gilt die Dokumentation seiner Komponente.

Ändert das Symbol das Simulationsverhalten?

Nicht von selbst. Wenn zwei Zeichnungen dasselbe zugrunde liegende Modell mit denselben Eingängen, Ausgangspolaritäten, Versorgungsannahmen und Timingparametern instanziieren, darf die Änderung nur der Grafik das Ergebnis nicht verändern.

Diese Einschränkung ist wichtig. Zwei gleich aussehende Symbole können auf verschiedene Modelle verweisen:

eines kann einen Enable-Eingang besitzen;
eines kann Laufzeit modellieren, das andere ideal sein;
eines kann aktiv-low-Logik verwenden;
eines kann Tristate- oder Open-Collector-Verhalten offenlegen;
eines kann unbekannte und hochohmige Zustände anders definieren.

Verwenden Sie eine Wahrheitstabelle für den stationären Zustand und einen Timing-Trace für Übergänge. Ein Logikanalysator oder Oszilloskop kann Verzögerung, Glitches und Zustandswechsel zeigen, die ein statisches Symbol nicht zeigt.

Häufige Fehler

„ANSI“ und „IEC“ als regionale Garantie behandeln

Das Herkunftsland bestimmt nicht die Notation eines Datenblatts. Hersteller, Produktfamilien und CAD-Bibliotheken mischen Konventionen. Lesen Sie das Dokument, das tatsächlich vor Ihnen liegt.

Blasen an Steuerpins ignorieren

Ein aktiv-low-Reset bei 0 kann jeden anderen Eingang dominieren. Übersetzen Sie die Polarität, bevor Sie den Datenfluss analysieren.

`=1` immer als breites XOR verstehen

Genau-eins- und Ungerade-Paritätsfunktionen unterscheiden sich ab drei Eingängen. Bestätigen Sie Definition und Eingangsanzahl.

Einen Floating-Eingang als gültigen Default annehmen

Ein unverbundener CMOS-Eingang kann unvorhersehbar stabilisieren, auf eingekoppeltes Rauschen reagieren und den Versorgungsstrom erhöhen, wenn er nahe der Schaltschwelle bleibt. Verwenden Sie den von der Gerätedokumentation empfohlenen Pull-up, Pull-down oder direkten Anschluss. Die Floating-Policy eines Simulators kann sich von der Hardware unterscheiden.

Einen Block ohne Funktionstabelle lesen

Komplexe Symbole sind absichtlich kompakt. Priorität, Enable-Verhalten, asynchrone Steuerungen und ungültige Kombinationen stehen oft in der begleitenden Tabelle.

Welche Notation sollte ein Projekt verwenden?

Verwenden Sie die Notation, die Organisation, Kunde oder geltender Zeichnungsstandard verlangt. In einem neuen Projekt:

wählen Sie eine konsistente Bibliothek;
nennen Sie die Konvention in der Schaltplanlegende;
machen Sie aktiv-low-Namen systematisch;
mischen Sie Symbolfamilien nur bewusst;
fügen Sie für nicht offensichtliche Blöcke Funktionstabellen an;
prüfen Sie den gerenderten Schaltplan, nicht nur die Quellbibliothek.

Unverwechselbare Formen sind auf Gatterebene schnell zu erkennen. Rechteckige Notation liefert ein systematisches Vokabular für komplexere Funktionen. Keiner dieser Vorteile ersetzt klare Beschriftungen und Dokumentation.

Hinweise zu Standards und Primärquellen

Die IEC-60617-Datenbank ist die aktuelle Sammlung grafischer Symbole der IEC für elektrotechnische Diagramme.
Der öffentliche IEC-Katalog führt die m-and-only-m-, ODD- und Exclusive-OR-Elemente getrennt auf.
IEEE/AIEE 91-1962 dokumentierte ausdrücklich einheitliche und unverwechselbare Symbolgruppen; spätere IEEE-91-Ausgaben erweiterten das System.
Die US Defense Logistics Agency führt MIL-STD-806 als am 26. Februar 1962 aufgehoben.

Zusammenfassung

Professionelles Lesen von Schaltplänen ist kein Auswendiglernen von Formen. Es ist diszipliniertes Übersetzen:

Funktion identifizieren;
jede Polaritätsmarkierung bewahren;
Daten und Steuerung trennen;
Genau-eins- von Ungerade-Paritätslogik unterscheiden;
Legende, Standard und Funktionstabelle konsultieren;
Timing ebenso wie stationäre Zustände prüfen.

Mit diesem Ablauf werden ein D-förmiges UND-Gatter und ein rechteckiger &-Block zu dem, was sie immer waren: zwei grafische Darstellungen derselben booleschen Operation.

Fahren Sie mit Digital Logic 101 fort, wiederholen Sie De-Morgans Gesetze oder öffnen Sie die UND-Gatterreferenz, um die Übersetzung in einer Schaltung anzuwenden.